离晶振最近的数字地引脚，应尽量减少过孔？

杰1111 · 发表于 2020-6-5 16:51

您需要登录才可以下载或查看，没有帐号？注册

x

如题，为什么啊

杰1111 · 发表于 2020-6-9 10:20

wang380784480 发表于 2020-6-6 08:54
8 Z+ @/ {, r4 `) K5 q标题描述模糊不清，通常晶振都需要做包地处理，其他器件和信号都应该尽量远离

嗯嗯，我从其它文章那看的，我没看懂

kinglangji · 发表于 2020-6-5 17:00

晶振的地脚还是芯片的地脚？这标题还真没看懂

勒凹特 · 发表于 2020-6-6 08:54

标题描述模糊不清，通常晶振都需要做包地处理，其他器件和信号都应该尽量远离

杰1111 · 发表于 2020-6-9 10:19

kinglangji 发表于 2020-6-5 17:00
1 u7 P F6 A) d$ _ }5 s* K晶振的地脚还是芯片的地脚？这标题还真没看懂

哈哈，我也是从一篇文章上看到的，我也不知道它说哦的是哪个地

xingqier322 · 发表于 2020-6-9 11:10

是不是应该这么理解:晶振是模拟信号,你说的数字地,离晶振近了,打的孔多了,会导致耦合干扰增大,所以晶振附近的数字地要减少过孔

:)

xingqier322 · 发表于 2020-6-9 11:13

是不是可以这么理解:晶振是模拟信号,离它近的数字地如果过孔打多了,会导致耦合干扰增加,所以要尽量减少晶振附近的数字GND过孔.

帐号		自动登录	找回密码
密码			注册

推荐内容 /1