EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
一个用于背板通信的24Gb/s高速自适应组合均衡器
+ W: D% u/ [, I; D: |摘要:本文介绍了应用于背板通信系统中均衡器的设计与实现.该均衡器采用连续时间线性均衡器(Continu-ous Time Linear Equalizer , CTLE)和2抽头判决反馈均衡器(Decision Feedback Equalizer ,DFE)的组合结构来消除信道码间干扰中的前标分量和后标分量.在设计中,CTLE 采用双路均衡器结构补偿信道不同频率的损耗,减小了电路的面积和功耗;DFE采用半速率预处理结构来缓解传统DFE结构中关键反馈路径的时序限制,并采用模拟最小均方(Least Mean Square ,LMS)算法电路控制DFE系数的自适应.电路采用IBM 0.13um BiCMOS工艺设计并实现,测试结果表明对于经过18英寸背板后眼图完全闭合的24Gb/s 的信号,均衡后的眼图水平张开度达到了0.81UI.整个均衡器芯片包括焊盘在内的芯片面积为0.78×0.8mm' ,在3.3V的电源电压下,功耗为624mW.
1 g8 Z; i/ x) s$ _! m关键词:背板通信;连续时间线性均衡器（CTLE);判决反馈均衡器（DFE);码间干扰（ISI)
( @4 f1 y7 G) ~1 s; e2 t, p! m7 B" l9 }4 S# N
" o. v4 c/ e6 v
' Q6 @& r3 Y9 u* g6 o | 
/1 
发表于 2021-7-12 10:08
收藏
淘帖
支持！
反对！
