同志们，CAE封装画出来的封装，掉出到原理图时，要么太大了，要么太小了，拿不准。

15818550922 · 发表于 2014-4-7 14:45

您需要登录才可以下载或查看，没有帐号？注册

x

拉孤也是，拉不到想要的那种，谢谢了

wendh · 发表于 2014-4-10 08:56

设置下栅格即可...

tangcui0613 · 发表于 2014-4-10 12:17

栅格。你拿一个非常熟悉的，元件库自带的元件看一下，发现他的引脚间距都是100mil，然后你建封装的时候就根据有多少引脚来调整大小

饭牛 · 发表于 2014-4-10 12:25

tangcui0613 发表于 2014-4-10 12:17
% L% y7 }9 s+ [$ x' Z" B. b栅格。你拿一个非常熟悉的，元件库自带的元件看一下，发现他的引脚间距都是100mil，然后你建封装的时候就根 ...

对, 栅格一定要, 不然做出来的原理图不美观.

wcf88123310 · 发表于 2020-1-15 08:15

............

帐号		自动登录	找回密码
密码			注册

推荐内容 /1