|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
引言
6 J" F0 g& I9 Z I1 C; c7 G+ i! D# Y" H* V7 A8 Z g9 b; W
今天遇到一个问题，如题，想了十来分钟都没有想出来，现在想出来了，觉得挺有意思。
4 p! z7 e* g( W8 R
$ p: `9 v" z! H0 `4 A% w" O2 n1.1 verilog实现
& M5 U: `9 m4 m" ~% Q, e6 ^
9 C; P( I- s2 f1 X3 |- module xor_rill
- （
- input a,
- input b,
- output z
- ）；
- assign z = a?(~b):b;
- endmodule
: O! h* `8 N* G! F1 q
( |, L' o) b& ]* a
( U: N1 B7 \9 G! w7 e& b4 y1.2 电路图
6 d/ V2 k+ K: k T8 o5 J+ t, c/ R
; j0 \6 U& e% ]! i4 w
0 L; ~5 n/ v' m/ `1 v
( y2 Y8 t" {% |
7 H& }3 i! E8 M( u$ o1.3小结
$ J( _% q0 z! h, o
; r+ f w3 c* Z如果要用基本的与或非门，要用2个与门，2个非门，1个或门。
w1 ~7 {0 g; F$ t
c0 b( d& }4 l4 t稍微有点意思吧。
4 n& o& `- z: A5 x5 [
9 C' l2 Q: p9 k |
|
/1 
发表于 2019-12-31 10:05
收藏
淘帖
支持！
反对！