TA的每日心情 | 开心
2025-11-22 15:15 |
|---|
签到天数: 1108 天 [LV.10]以坛为家III
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
要做高速的PCB设计，首先必须明白下面的一些基本概念，这是基础。
; {" q2 M' V! q1、什么是电磁干扰（EMI）和电磁兼容性(EMC)? 8 g, {3 e4 @% Q& T3 X2 m% V' M
(Electromagnetic InteRFerence)，有传导干扰和辐射干扰两种。 传导干扰是指通过导电介质把一个电网络上的信号耦合（干扰）到另一个电网络。辐射干扰是指干扰源通过空间把其信号耦合（干扰）到另一个电网络。在高速PCB及系统设计中，高频信号线、集成电路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源，能发射电磁波并影响其他系统或本系统内其他子系统的正常工作。
4 z' e3 {1 P/ s; |" l1 ?/ X自从电子系统降噪技术在70年代中期出现以来，主要由于美国联邦通讯委员会在1990年和欧盟在1992提出了对商业数码产品的有关规章，这些规章要求各个公司确保它们的产品符合严格的磁化系数和发射准则。符合这些规章的产品称为具有电磁兼容性EMC（Electromagnetic Compatibility）。; T: f8 C5 a# _2 f8 V1 ?
2、什么是信号完整性(signal integrity)?
. y2 S& M+ A5 e* W信号完整性是指信号在信号线上的质量。信号具有良好的信号完整性是指当在需要的时候，具有所必需达到的电压电平数值。差的信号完整性不是由某一单一因素导致的，而是板级设计中多种因素共同引起的。主要的信号完整性问题包括反射、振荡、地弹、串扰等。常见信号完整性问题及解决方法>> 问 题>
: X/ N( r1 s+ ]. ^可 能 原 因/ ~ K: R# P3 U! U3 |# F3 [
解 决 方 法
+ Y) n2 f; z8 E3 s% N其 他 解 决 方 法4 f, v z, K9 s! u8 u7 d8 {
- h8 D6 S8 R6 T
过大的上冲
" H, e9 b" Q) L. k6 x8 \终端阻抗不匹配9 o' Q9 c- R3 M* ?9 `0 A
终端端接: q9 n& Y! a0 l$ \- N8 @( ]4 G
使用上升时间缓慢的驱动源
/ i( E- ]- Z& c, n* g7 C* G4 I
& q* y2 B+ s3 A- ~直流电压电平不好
' V F' y. l; }8 n _4 \2 H线上负载过大; a: I9 [( C$ k- k* s
以交流负载替换直流负载
4 W& j$ u( A7 k4 n在接收端端接，重新布线或检查地平面
( j M) G" T/ b5 w
! D; V, w ^8 c' e5 o4 Y% }' O% ~过大的串扰
* N! v: m _/ A6 I: W3 ?3 t线间耦合过大' V/ E8 ]6 Y0 }8 { S
使用上升时间缓慢的发送驱动器8 [) z' f$ n: r
使用能提供更大驱动电流的驱动源
) ^1 r# s5 L+ R" _. ]" h+ k' h
+ `; @. {* n: z时延太大9 c& q# k: W6 Z5 B6 P0 G3 Z3 g
传输线距离太长
! Q4 @7 Q, Y' @" J# Z替换或从新部线，检查串行端接% r/ u2 C0 _3 u9 q5 o
使用阻抗匹配的驱动源，变更布线策略4 R8 q! b* M5 G& g
- Q* w6 I3 C7 q0 r- s振荡4 `. [$ P4 t$ K
阻抗不匹配5 J& P2 a h) D$ H5 U
在发送断串接阻尼电阻2 U0 p3 x% G1 n+ ]7 _' i: U* {
! H' d& n& Z9 S4 n* X3 D* b
+ ]6 c1 Z6 N8 `- L0 W8 P: X$ L
5 H4 e: G( H+ I3、什么是反射(reflection)?
o+ C* w; a% F. z. ?+ \4 Z& ^反射就是在传输线上的回波。信号功率(电压和电流)的一部分传输到线上并达到负载处，但是有一部分被反射了。如果源端与负载端具有相同的阻抗，反射就不会发生了。
5 P# ]2 S& _% a, ]5 e0 r源端与负载端阻抗不匹配会引起线上反射，负载将一部分电压反射回源端。如果负载阻抗小于源阻抗，反射电压为负，反之，如果负载阻抗大于源阻抗，反射电压为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素的变化均会导致此类反射。' L9 z3 |& `) V Z
4、什么是串扰(crosstalk)?
' G, y- t+ F% _: k! A! D/ t& `串扰是两条信号线之间的耦合，信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。 3 k: i7 B; D" Z# m
5、什么是过冲(overshoot)和下冲(undershoot)? 3 V+ T# F2 \1 s; F
过冲就是第一个峰值或谷值超过设定电压——对于上升沿是指最高电压而对于下降沿是指最低电压。下冲是指下一个谷值或峰值。过分的过冲能够引起保护二极管工作，导致过早地失效。过分的下冲能够引起假的时钟或数据错误(误操作)。- U* i3 u& z4 ^# A3 d
6、什么是振荡(ringing)和 环绕振荡（rounding）? 7 w" t0 _( s% R/ W
振荡的现象是反复出现过冲和下冲。信号的振荡和环绕振荡由线上过度的电感和电容引起，振荡属于欠阻尼状态而环绕振荡属于过阻尼状态。信号完整性问题通常发生在周期信号中，如时钟等，振荡和环绕振荡同反射一样也是由多种因素引起的，振荡可以通过适当的端接予以减小，但是不可能完全消除。
4 v& ^8 \& Z1 }7、什么是地电平面反弹噪声和回流噪声?
x- ?( W" F+ ]5 b在电路中有大的电流涌动时会引起地平面反弹噪声（简称为地弹），如大量芯片的输出同时开启时，将有一个较大的瞬态电流在芯片与板的电源平面流过，芯片封装与电源平面的电感和电阻会引发电源噪声，这样会在真正的地平面（0V）上产生电压的波动和变化，这个噪声会影响其它元器件的动作。负载电容的增大、负载电阻的减小、地电感的增大、同时开关器件数目的增加均会导致地弹的增大。5 U- |3 u, y) H" X
由于地电平面（包括电源和地）分割，例如地层被分割为数字地、模拟地、屏蔽地等，当数字信号走到模拟地线区域时，就会产生地平面回流噪声。同样电源层也可能会被分割为2.5V，3.3V，5V等。所以在多电压PCB设计中，地电平面的反弹噪声和回流噪声需要特别关心。; `; M+ W0 U( ^& ?7 A" h
8、在时域(time domain)和频域(frequency domain)之间有什么不同? 9 v, G0 G( j) H9 b; s* B
时域(time domain)是以时间为基准的电压或电流的变化的过程，可以用示波器观察到。它通常用于找出管脚到管脚的延时(delays)、偏移(skew)、过冲(overshoot)、、下冲(undershoot)以及建立时间(settling times)。
) u9 C! ~- `9 Y频域(frequency domain)是以频率为基准的电压或电流的变化的过程，可以用频谱分析仪观察到。它通常用于波形与FCC和其它EMI控制限制之间的比较。
2 Y7 S( i0 J8 m8 H- _6 q9、什么是阻抗(impedance)?
. Y, ?( P9 R. P9 W' A0 M阻抗是传输线上输入电压对输入电流的比率值(Z0=V/I)。当一个源送出一个信号到线上，它将阻碍它驱动，直到2*TD时，源并没有看到它的改变，在这里TD是线的延时(delay)。
; A' K2 [' `: R+ {$ n10、什么是建立时间(settling time)?
" s7 C h4 p# k0 ?2 H7 }1 z建立时间就是对于一个振荡的信号稳定到指定的最终值所需要的时间。8 ?) |- c. S6 x, j; u2 k
11、什么是管脚到管脚(pin-to-pin)的延时(delay)? " p5 q" c" n+ b6 E1 E
管脚到管脚延时是指在驱动器端状态的改变到接收器端状态的改变之间的时间。这些改变通常发生在给定电压的50%，最小延时发生在当输出第一个越过给定的阈值(threshold)，最大延时发生在当输出最后一个越过电压阈值(threshold) ，测量所有这些情况。
- c$ K8 o& T$ c1 R12、什么是偏移(skew)? Y* O8 h! N3 N' @3 g
信号的偏移是对于同一个网络到达不同的接收器端之间的时间偏差。偏移还被用于在逻辑门上时钟和数据达到的时间偏差。6 _' P ^: F% s* c! e
13、什么是斜率(slew rate)?
9 U$ s8 k) T* @6 ^* J6 iSlew rate就是边沿斜率(一个信号的电压有关的时间改变的比率)。I/O 的技术规范 (如PCI)状态在两个电压之间，这就是斜率(slew rate)，它是可以测量的。 ; r' |( g) \; b& y! ?
14、什么是静态线(quiescent line)? 8 U# V; |% J6 g
在当前的时钟周期内它不出现切换。另外也被称为 "stuck-at" 线或static线。串扰(Crosstalk)能够引起一个静态线在时钟周期内出现切换。
' C2 F& [% l( D5 m1 [" N$ w* h15、什么是假时钟(false clocking)?
3 I4 E; Q/ N2 I# Y假时钟是指时钟越过阈值(threshold)无意识地改变了状态(有时在VIL 或VIH之间)。通常由于过分的下冲(undershoot)或串扰(crosstalk)引起。 |
|
/1 
发表于 2008-2-27 16:51
收藏
淘帖
支持！
反对！
楼主