|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
keystone架构组成部分
9 j) o, j# h8 c1 J" U" ]
9 c! m1 |, u: ?1 G) R) f0 ^3 W
. C: E) V5 o6 N; L1 {( d+ D( c& e1）.全新的C66x定点/浮点内核：速度高达1.25GHz的高性能DSP内核，单个器件上可实现最高320GMAC和160GFLOP定点及浮点整合性能，整合多个DSP，节省板级空间，降低成本和电源需求。
4 `% T, M6 n1 Z* ^ L! y% Q9 B- j- H) ^
4 m& |- s X/ i( p0 U
2）.可配置协处理器：用于减轻系统微处理器的特定处理任务。
4 Q& V6 g( W2 @5 T( t: q" e" N
; r" R1 g; V9 u
3 x" k5 r) Q1 t0 x* g9 t- i3）.层级存储器：重点讲述。
, L p; Q* q/ Z2 ^5 \- p4 t9 F1 f+ u) }) _6 L" ^$ p: c- _: A( `
, K5 F4 U% z$ K* f( m- {2 ~
4）.TeraNet交换结构：芯片内部总线矩阵。9 t' n/ c& b. X
! m- A8 T" Y- P' b8 Y$ [& F! |% J
4 V) {' i/ q9 w; Q4 x* O0 _( R; \% |5）.多内核导航器（Multicore Navigator)：将上述组件连接在一起，是一个创新的基于包的管理器，它控制8192个队列，当任务被分配到队列，多核导航器提供硬件加速分配（把任务分配给相应的可采用的硬件），不需要耗费TeraNet资源，包的搬移不会被内存存取阻塞。' g5 \' `2 g J; K1 F- j6 {; o; A
2 t/ J# v* `. M2 [+ V5 O6 A. Y* q
+ ~$ t4 q2 u! C) F0 D
( u# U! ~2 D3 L" ^
3 b3 Z7 Z2 G. l' _/ n' h0 B- J2 {# O. s% k e- O: K, s3 _" g
+ h) C0 J# \3 l
0 i. ?8 W: b7 e5 b2 \- K
|
|
/1 
发表于 2019-7-18 10:51
收藏
淘帖
支持！
反对！