|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 h2feo4 于 2010-9-9 19:18 编辑 ( n9 B8 h/ Y: _+ c4 d# ?& a
4 I# R/ y) S' f- s& v5 D) d! J! m请教，在多片DDR布线中，Vref应该使用何种拓扑结构5 Z* y, a% _3 b# u$ [2 j) Z
5 u: \# T! N `7 `7 e! `我在画的板子是6层，最小线宽/间距是6mil
( n6 K6 z6 y( \9 n- r1 l2 ^! I% uTopLayer
0 R% `; L% L* {( J/ qGND-Plane
" N! l9 u4 R, m4 O" F% |3 hPower-Plane 3.3V/1.8V H4 O# g3 i- Q* \; h7 y
MidLayer-1 （布线剩余空间铺铜GND）
/ q9 w4 r) S' w9 Z# t" IPower-Plane 2.5V
/ E" y8 o9 Y$ n; x; P. q/ i6 ?0 aBottomLayer
% C: q9 X7 `6 |+ E( _+ \8 \' [3 O0 ]( v& h7 [* m; Q) I
FPGA 带4片DDR，两片在正面，两片在背面，背对背
7 r2 P8 B8 C8 k/ j* L数据线走Top/Bottom，平均长度约 1 inch，每条线上最多有两个过孔9 r2 i$ V' }; f' Y, i: D: I
地址和控制线走MidLayer-1，平均长度约 2.5 inch，每条线上最多有三个过孔3 B8 M' N* P: E% \) h- `' c4 G0 G2 `: F) S
受限于空间，所有DDR信号线只有Rs没有Rp
* m' @% W% e2 N" R: N: h占用FPGA的3个IO Bank（每个IO Bank有约10个Vref脚）
+ I' d# U2 l, Z所以一共有34个Vref脚，请教下该连成什么拓扑结构
7 G- l5 i" u6 `+ k从布线状来看树状最方便，但不知道是否会有不良影响，是否需要在每个树杈终点放电容？
' L. g1 G4 D. A, l. H9 {( V0 b1 E. F) Q1 C) A
另外，请教下，Vref用多少线宽合适呢？
, }. V. w0 A4 r" q X) n# t谢谢！ |
|
/1 
发表于 2010-9-9 19:13
收藏
淘帖
支持！
反对！
楼主
