EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 alexwang 于 2018-7-2 14:52 编辑
. K/ Z: R. g7 C. P3 v2 I% y- a
测量时钟时Period Jitter、Cycle-Cycle 与 TIE这三种方式该如何选择？ 6 r# }+ p' N3 o$ f! w1 ?" g+ }
$ a" h6 [* t# b; M
最近遇到到时钟测量部分的问题，现实中的时钟会有Jitter的问题，包括Random jitter和deterministic Jitter,而在deterministic jitter下面有一部分是由于时钟周期不稳定引起的jitter，姑且称之为PeriodJitter。 9 b f: h( x. q$ J0 I( d' g, q! E
而对这部分Jitter的测量有三种标准测试，Period Jitter、Cycle-Cycle and TIE,下方图片是这三种测量方式的定义，问题就是这三种方式该如何选择。换言之，这三种方式分别适用于什么情况。 2 Z4 \% f2 n& O$ M& M6 G, ` j
' |. [9 c9 l- Q4 F9 r6 s" z& Z- F
6 H3 _( i: G4 {0 t* D
首先指出题主的一个错误，就是deterministic jitter下分解到是周期性抖动即periodic jitter，而不是periodjitter，period jitter是实际时钟总抖动的一种表示方式。下面看一张图（画工较为随意）
- k" M8 x# |! [0 X4 e4 B5 P+ k
) y8 l% G! `4 z任何一个时钟信号不可能是理想的，受到干扰和随机噪声影响，实际周期总会变化，上图给出了一个示意图(仅考虑上升沿的偏差，对于RGMII和DDR这种双边沿采样的系统，下降沿也要考虑)0 u( p% a" l: D1 P3 G6 z/ y5 }: ^
" i* n# P4 Y y8 \$ d" x时钟的总抖动（total jitter）有3种统计方式
^8 [2 ?% s% i9 I: y1.时间间隔误差（TIE jitter） 即统计，每一个实际时钟的边沿与理想时钟的边沿之间的偏差（考虑正偏还是负偏）# T, X$ S' e4 i9 d# }
TIE jitter实际上是Period jitter累积的结果
' Y2 L: l4 I+ H7 _2.周期抖动（Period jitter） 即统计，每一个实际时钟的周期（也就是上升沿到上升沿）与理想时钟周期之间的偏差。
' [% i c Q# @ s' r, h! ]也就是Period jitter = T1- T，实际也就是TIE2-TIE10 L7 p% ]( `9 W0 j9 h# u
也就是说，在数学上，Period jitter是TIE jitter的差分 4 x2 K: K- ?' u1 f. g; y7 k
3.相邻周期抖动（Cycle to Cycle jitter） 即统计，实际时钟的当前周期与实际时钟的上一个周期之间的偏差
. Z4 P) T: A7 @. P也就是Cycle to Cycle jitter = T2 -T1
+ b% B- E, r, @# p也就是说，在数学上，Cycle to Cycle jitter 是Period jitter的差分2 h$ R' k4 Q2 Y/ {3 Y3 P9 [
0 c" y L! t/ x2 {* O% G6 m一般高速示波器测量时钟的时候都会统计3种时钟的总抖动。这三种抖动都是描述时钟的总抖动，有点像位移、速度、加速度的关系（都是描述物体的运动），应用的场合不太一样。下面举例说明一下。
4 T; B, m8 f* [7 s) _6 ^ s% b' e! q& j* z6 j/ ]- Y
Period Jitter: v7 b2 d2 g s. C
高速并行数据通信系统，通常发送端会在时钟上升沿的时候向发送数据，然后将时钟加一个固定延时后发送给接收端（或接收端内部加延时），接收端在时钟上升沿采样数据。 数据的发送和采样用的是时钟的同一个边沿，是对齐的，每个数据的持续时间就是实际时钟的当前周期，采样的时序关系（建立时间与保持时间）只受实际时钟的当前周期影响。上一次的周期偏差（Period jitter）不会影响到这一次的时序关系，既不会存在Period jitter的累积，即无需关注TIE抖动。
3 t6 |4 U; d; \. BTIE Jitter
$ R9 {3 |- G7 `- G) t; E7 Q) C在高速串行数据通信，一般都是 嵌入式时钟系统，即不单独提供时钟信号，接收端通过CDR从数据中恢复出时钟用于采样。发送端发送数据的时候，根据自己的参考时钟的边沿，连续不断的发送数据。接收端恢复出时钟后，利用该时钟采样连续不断的数据，当前时钟边沿与当前数据边沿要满足一定的时序关系。由于恢复时钟的机制，数据发送和采样做不到用同一个时钟边沿，那么时序关系就受每一次的周期偏差的影响，既存在Period jitter的累积，需要关注TIE抖动。 : e0 {& D& I# O7 p0 z
当然TIE会影响CDR和PLL的工作。
3 \* g, A5 U4 Q+ F1 w& s3 t6 _7 i5 e3 G8 m8 x
Cycle to Cycle Jitter
' _! q' v7 \3 _( V2 Z8 r8 _在扩频通信等需要扩频时钟（spread spectrum clock）的应用，由于频率本身就是变的，那么统计出的PeriodJitter就会很大不足已体现稳定性，这时统计Cycle to Cycle Jitter就有意义了。 " v9 S( a; I. B8 f0 Z& Z6 E1 N
2 b7 N% H9 L' g. C5 O" q* {7 ^
以上算是时域的分析
! h" y8 Z* q# \—————————————————— 3 G' o# X5 J0 O$ ^% P( e
统计域分析
/ Q2 ?: Y" V# e; c) Z3 j2 y题主所说的total jitter可以分解为Random jitter和Deterministic Jitter，这是通过统计分析做出的。 * K, {$ z6 V. M7 i5 }/ Z$ s
有空再补充
j: Y: O" i0 B) \9 A- Y7 G—————————————————— : h! p9 `7 Y; f3 f& K
频域分析 ! G$ _* G+ ?7 k u9 u
示波器统计的total jitter，通常会通过傅里叶变换给出jitter的频域分布，这有利于我们定位干扰来自与哪里，如何滤波。
6 C0 T% }' B# ?( @ z+ Y, I8 P1 Y2 z. q5 I
Jitter是时钟偏差的时域结果，而频域内就是相位噪声。Jitter就是相位噪声在频域的积分。 ( z$ v/ ^5 e4 I d/ \ S% `
: y) U1 X& q0 d9 ]相位噪声分析对PLL十分重要，这决定了PLL能否产生低抖动时钟。 ! [4 h! I* F% ?8 w; I2 J' z
有空再补充。 7 ]% K0 d- J9 S! v
5 f% I" s' B- V$ q3 g
' m6 Z! K5 B3 e6 J+ z% K- x% M
8 ]% u; r) u$ [5 V$ U( L. d
| 
/1 
发表于 2016-6-16 16:39
收藏
淘帖
支持！
反对！