本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › 地层铺铜后DRC错误如何解决
返回列表 发新帖
查看: 1958|回复: 3
打印 上一主题 下一主题

地层铺铜后DRC错误如何解决

[复制链接]
kaichen

该用户从未签到
跳转到指定楼层
1#
发表于 2010-12-6 12:25 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
一个封装上的机械焊盘在地层铺铜之后就报错，约束出现错误$ }7 u8 K& Z. N) |! |3 d
我用的是默认的约束，请问各位这个如何解决？% P2 |! X! w3 q% M5 j
谢谢8 m. `( X8 z: e: D/ V) A

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
ruiquan765

该用户从未签到
2#
发表于 2010-12-6 17:32 | 只看该作者
地和电源层的DRC一般都不用理它的

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

smallnose

该用户从未签到
3#
发表于 2010-12-6 22:25 | 只看该作者
如果是负片，可以不管
$ K$ K4 b5 H2 |: O0 K但如果是正片，还是手工处理一下

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

kaichen

该用户从未签到
4#
 楼主| 发表于 2010-12-6 23:31 | 只看该作者
提示这个+ c7 A& W" K9 T! \3 l( Q
Class:           DRC ERROR CLASS
" ]% b& `) e/ {  h) N% q" o  Subclass:        GND
/ ~) Y3 F/ [" T! _$ {3 l3 C! ?* h& ]  Origin xy:       (34210.50 -10211.50)
9 D+ A% Q5 \( ^) R* a  Constraint:      Thru Pin to Shape Spacing
: T) A+ z0 w& J: {3 c  Constraint Set:  DEFAULT& k' x: z4 ^- q8 G
  Constraint Type: NET SPACING CONSTRAINTS, ]9 G" D" e# `' P  X5 O$ {  s
  Constraint value: 5 MIL0 |, G4 h0 X3 t, @" I
  Actual value:     0 MIL9 f- O5 D. f3 s& e+ C
  - - - - - - - - - - - - - - - - - - - -
' r7 Q5 i5 n' X; k1 K7 C  Element type:    SHAPE2 n  o2 }$ l: T4 \% y5 c  R/ g7 X' N
  Class:           ETCH* }3 S- ?- w# M6 c. Q% o; G* t4 J% H
  Subclass:        GND
/ ^" ]6 H$ c2 C' U  Part of Net Name: GND4 ]1 \( a# }5 h" }& J1 `8 t4 M
怎么解决？! n) |7 X3 r5 ?# x8 d$ x

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-23 02:58 , Processed in 0.140625 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表