找回密码
 注册
关于网站域名变更的通知
查看: 6742|回复: 68
打印 上一主题 下一主题

allegro新手学习记录贴

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-5-16 10:28 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本人新手,最近才认真接触allegro,因为是学生,所以时间会比较多,此贴会持续更新,希望各位大虾指导。欢迎吐槽,不喜勿喷啊。之前一直用AD,现在想转到cadence。QQ 1171638763 人在桂林  下面盗张图:
6 C5 y5 e' J- ^) G & Y. [' H0 Y3 @0 g( R" {3 z

该用户从未签到

推荐
 楼主| 发表于 2015-5-25 11:17 | 只看该作者
今天在网上收集的一些资料,大家可能不需要~实在太基础了~~~~~然而对于我并非如此:. ^8 j) p4 a0 {7 D* {( m) ]
VCC、VDD、VEE、VSS的区别
/ A1 e; N* q- [5 C8 J  o( f0 i9 ~/ y; @
6 Z$ y" t$ u+ D0 B: S$ T
  电路设计以及PCB制作中,经常碰见电源符号:VCC、 VDD、VEE、VSS,他们具有什么样的关系那?
2 \2 L2 T4 C+ _- c. O, a  一、解释. d2 Z% M9 H2 G4 Z' _1 [
  VCC:C=circuit 表示电路的意思, 即接入电路的电压
( Q3 x4 p, U4 `7 g  VDD:D=device 表示器件的意思, 即器件内部的工作电压;3 N* {& n1 v! t
  VSS:S=series 表示公共连接的意思,通常指电路公共接地端电压
0 {: u1 \( p( Q6 T0 B  二、说明
& e% y- g* ^4 k* C6 `; r  1、对于数字电路来说,VCC是电路的供电电压,VDD是芯片的工作电压(通常Vcc>Vdd),VSS是接地点。1 e8 n; o/ u, d% _( N! h
  2、有些IC既有VDD引脚又有VCC引脚,说明这种器件自身带有电压转换功能。
/ x9 ]* D8 `. ]& b; f  3、在场效应管(或COMS器件)中,VDD为漏极,VSS为源极,VDD和VSS指的是元件引脚,而不表示供电电压。* t2 i% B, S, s( r5 C# o$ R& n. h
  4、一般来说VCC=模拟电源,VDD=数字电源,VSS=数字地,VEE=负电源
( ^# c3 r- e! ~! X& L' I3 E  另外一种解释:/ l# @0 [$ Z( i* r2 _6 x0 R
  Vcc和Vdd是器件的电源端。Vcc是双极器件的正,Vdd多半是单级器件的正。下标可以理解为NPN晶体管的集电极C,和PMOS or NMOS场效应管的漏极D。同样你可在电路图中看见Vee和Vss,含义一样。因为主流芯片结构是硅NPN所以Vcc通常是正。如果用PNP结构Vcc就为负了。荐义选用芯片时一定要看清电气参数。." t- u# }, g3 D$ U
  Vcc 来源于集电极电源电压, Collector Voltage, 一般用于双极型晶体管, PNP 管时为负电源电压, 有时也标成 -Vcc, NPN 管时为正电压.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台& s: Z  V# H& W" E) V- M: D: u6 T& g
  Vdd 来源于漏极电源电压, Drain Voltage, 用于 MOS 晶体管电路, 一般指正电源. 因为很少单独用 PMOS 晶体管, 所以在 CMOS 电路中 Vdd 经常接在 PMOS 管的源极上7 U8 X- o( M* [3 G, @9 D
  Vss 源极电源电压, 在 CMOS 电路中指负电源, 在单电源时指零伏或接地.
6 ]) b: m+ r" Y2 _3 d  Vee 发射极电源电压, Emitter Voltage, 一般用于 ECL 电路的负电源电压.* L( K6 E: `( I1 z
  Vbb 基极电源电压, 用于双极晶体管的共基电路.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台/ H7 S4 d; U; N- ?/ o! O
 /*******************************************************/7 @% N: y( [2 q$ v5 C5 M% z5 `
  单解:
6 {8 P) F9 n' L+ `" z7 v- K: o  VDD:电源电压(单极器件);电源电压(4000系列数字电 路);漏极电压(场效应管)
3 y  l3 A7 L0 t4 ]0 ~8 x9 g  VCC:电源电压(双极器件);电源电压(74系列数字电路);声控载波(Voice Controlled Carrier)4 k; I# k& }/ d4 x1 X
  VSS::地或电源负极
" ?- I9 G" z1 ^& L9 r  VEE:负电压供电;场效应管的源极(S)
" l% b8 E) B8 V- @; ~. m) ?  VPP:编程/擦除电压。
7 W5 Q* |% r& t9 k8 j0 e8 l  详解:
) i- ^' ~1 x; g3 P" `5 u: d* o2 L  在电子电路中,VCC是电路的供电电压, VDD是芯片的工作电压:" `: f1 ^+ _: N8 g
  VCC:C=circuit 表示电路的意思, 即接入电路的电压, D=device 表示器件的意思, 即器件内部的工作电压,在普通的电子电路中,一般Vcc>Vdd !
) B% r) v# ?3 \  VSS:S=series 表示公共连接的意思,也就是负极。
1 ~- y: N  `- s7 h) H; I" }  有些IC 同时有VCC和VDD, 这种器件带有电压转换功能。
- @# e0 |; C/ T, `" N2 k  在“场效应”即COMS元件中,VDD乃CMOS的漏极引脚,VSS乃CMOS的源极引脚, 这是元件引脚符号,它没有“VCC”的名称,你的问题包含3个符号,VCC / VDD /VSS, 这显然是电路符号。& y, W! G* h/ t+ x1 c
) n! s- L* L  m+ H

该用户从未签到

推荐
 楼主| 发表于 2015-5-16 13:42 | 只看该作者
下面是今天看到一些为I觉得好的资料,给大家分享下:" {! D6 l% c% f2 ~; I
Allegro画元件封装时各层的含义. p0 Q* {! L( M" [0 \, Q8 D% ^, x
pad目录
0 {$ C7 p3 L) r3 |' T; H3 ?; N9 c: u8 [% A3 H. C  ^: e7 |
2 c, h8 g/ m2 o# l% c- V
psm目录(或者把PSM目录分为:shape目录、flash目录、package目录)
: d$ o) n5 k$ I) Z2 W7 c4 T& D- R, t1 t" x" m) p0 [

8 T6 z  M/ e6 U: p! k) i
, w# N2 ^1 T/ |8 H+ ]/ o& M
8 S  k2 a: Y* Z/ n! o6 v2 C' e
封装制作步骤(前提是焊盘建好了~)! d5 @( a0 F; L; i
1、添加管脚,可用 x 0 0 命令来定义第一个点的位置;
, @' d! g2 G9 P2 {0 p; [+ e: }7 Y

9 x5 z5 N7 l- s3 U2、添加装配外形,设置栅格25mil,选择ADD->Line + c; \' k& x) G; W& B/ U) ~
class和subclass 为 PACKAGE GEOMETRY/ASSEMBLY_TOP;
6 ^( v0 f+ [% `; j& m, |2 i/ L3 H   添加丝印
9 [' \4 q4 ?; q+ X9 W" uclass/subclass为PACKAGE GEOMETRY/SILKSCREEN_TOP;8 p  H: f8 x! u6 Z
2 X. |2 P) d/ V5 J; e9 E

* r" [6 q/ h6 H# {: {3、添加标号RefDes
% B5 t# D+ r$ K1 G6 ~( bclass和subclass 为 REFDES/ASSEMBLY_TOP;输入U*;放在器件的中央;
6 U1 f) J6 p* f1 oclass和subclass 为 Device Type/ASSEMBLY_TOP;输入DEV;放在器件的中央;
9 ~* r( v6 t, n) H, H. I# t9 F- f' q" c1 a

, ?- n, l) ~; Q( n5 E: X+ U* Oclass和subclass 为 REFDES/SILKSCREEN_TOP;输入U*;放在器件的上侧中央;
& ?' u: y  \/ m' Jclass和subclass 为 Device Type/SILKSCREEN_TOP;输入DEV;放在器件的上侧中央;3 W4 P# h$ `! N& A! e7 j3 c

' L, z5 p3 E0 ~* G

7 H: }2 f" _4 K& Q4、生成封装边界,点击SHAPE ADD;画出封装的边界。可以检测器件没有放重叠;$ Q/ L9 t  Z0 v; S
class和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP;
! P/ A: g, [+ |9 t/ ~0 v7 I6 K( f: O9 ~( V; |$ d
' U6 x+ k& Y& C' a3 h/ W( c
5、定义封装高度(可以选择)
: |# Q- y* w( W: N2 a选择Setup->Areas->Package Boundary Height;
, u8 f0 C' i* k; }& j9 A7 _class和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP;+ ~) R9 y# ^' n1 F  n
点击刚才画的封装边界,输入高度;
. N4 S# x9 W. z: q7 j  [1 ~. e$ M1 C( M8 i

' z/ ~& B2 D. W- S5 ]9 D3 @6、添加测试点不能添加的区域(可以选择),点击SHAPE ADD;添加阻止测试点放置的区域;2 g2 c/ T! ~; a! S
class和subclass 为 Manufacturing/No_Probe_TOP;4 p) N- L9 C5 A
7 ?2 U2 Y$ }/ t0 }4 r+ @0 D* r

& E: O, y( ^; h( f7 l6 UPCB封装的一些规范:
6 z. y" k8 ~& S/ m# S6 I) `1、在LOLDERMASK_TOP层定义的大小规则:在尺寸允许的范围下,相对BEGIN LAYER层,可以大10mil(两边相加,
5 Z5 Z/ s/ s" g$ O' ^* R   一边就是5mil);在小尺寸下,大6mil;9 K) I; k, t7 R. F& c
7 e' Z; D. i* v3 k8 b* c

2 o% o% w! G( X& P- j3 O7 z& c9 X2、对于普通的通孔器件,REGULAR PAD 比DRILL 大20mil; 其它特殊通孔视情况而定,比如说打的过孔可以只大10mil;* h. u: Q, W6 O& d/ ?/ C5 ~$ D
8 \6 z. J6 m! z) ]7 S+ Q

$ `% C( K! S, G0 c5 O* k& ?3、对于普通的通孔器件,THERMAL RELIEF、ANTI PAD比REGULAR PAD大20mil;其它特殊通孔视情况而定;
' T; V+ W/ G% @6 ?: r6 g0 y
/ x( C' Y- K! y" K6 j# O" |

- p$ n( g, ]1 t4、做器件时必须把DATASHEET做上标记,DATASHEET的名称改为所做器件的名称,然后拷贝到集中的目录;
! D! n) w0 a' y! U" H  \" }2 O$ x
4 a/ O: A* [# P0 F  q1 C% |( `5 R

5 i( w) B) L" n9 h/ ?1 P& {* y" L做双排封装的时候0 u  _5 T9 O( ~9 A* k
1、 e   = e;
( {  X8 I- ^+ E+ F2、 e1 = Hmax + 24mil(0.6mm) - 焊盘的长度;
! F& s% }0 J# l, _( y3、 E   = Emin - 20mil(0.5mm);
' M. z9 t% B: ~. H1 {& Q+ R4、 D   = Dmax;% ?) s3 \! C& x. s' v
; y' b! k9 ?% m- U( P

( y) v2 c8 i: D& [# B大部分是复制的,莫喷。" i' O0 d' d* ?7 B, B/ x( ~  W0 p

该用户从未签到

推荐
 楼主| 发表于 2015-5-16 14:17 | 只看该作者
焊盘制作各层介绍:* t& n2 a. J2 h+ w7 w  v1 J& c
' K$ x5 o  u) z7 d9 ?8 r
silkscreen top:是字符层,一般称顶层字符或元件面字符,为各元器件的外框及名称标识等,都用此层进行布局,个人认为最好与place_bound_top相同,且带有1脚标识。  
assemly top:是装配层,就是元器件的实际大小,用来产生元器件的装配图。也可以使用此层进行布局;外框尺寸应该为元件除焊盘外的部分(body size);  
place_bound_top:是元器件封装实际大小,用来防止两个元器件叠加在一起不报错。外框尺寸需要包括焊盘在内。  
1.
关于焊盘的准确尺寸,大家可以去网上下载软件LP Viewer ,我装的是LP Viewer 10.2,也许现在有更高的版本,这里有国际标准的封装及尺寸,画元器件焊盘及封装的时候,可以参考这个软件。
2.
2.1 Regular Pad:具体尺寸更具实际封装的大小,可以参考LP Viewr里面的尺寸。  
2.2 Thermal relief:热涨缩间隙,常用于相同NetList的填充铜薄与 PAD 的间隙。通常比Pad 直径大 20mil(0.5mm),如果 Pad 直径小于 40mil,根据需要适当减小。  
2.3 Anti Pad:抗电边距,常用于不同NetList的填充铜薄与 PAD的间隙。通常比 Pad直径大 20mil(0.5mm),如果 Pad 直径小于 40mil,根据需要适当减小。  
2.4 SolderMask:通常比规则焊盘大4mil(0.1mm)。  
2.5 Pastemask:通常和规则焊盘大小相仿。  
2.6 Filmmask:应用比较少,用户自己设定。
  
再次归纳:
1.贴片焊盘要有SolderMask_TOP和Pastemask_TOP。 通孔要有SolderMask_TOP和SolderMask_BOTTOM,因为两边都要露在外面。
盲孔要有SolderMask_TOP,因为一边露在外面。
埋孔焊盘不需要SolderMaskPastemask,因为都在里面。' A# O2 M+ ?- z4 ?
' |; {& |5 P  a1 x' U1 q' |

! T! z* }& U& y9 o2 i: ]/ o# r4 P' C+ g- p6 H; C4 T& S0 R
7 [% \/ P+ g2 w" p8 o& A9 _

点评

写的很不错!!!!!!!!!!!! 实际学习就是这样 多练习 就会了  详情 回复 发表于 2015-5-25 11:04

该用户从未签到

2#
 楼主| 发表于 2015-5-16 10:44 | 只看该作者
现在,问题就来了,谁能告诉我allegro总class和subclass得具体意义?因为最近在画封装,不太清楚这些层的意义,在网上倒是看到一些,但是并不全。下面我会上传我找到的资料。
" b) L+ ^3 X  }0 ^) ~5 t
! l/ ^) V# k7 b+ q0 K  |% l
Allegro PCB Editor中的class和subclass讲解.pdf (249.67 KB, 下载次数: 71)
) }# g, q( h" g* x
6 e$ M$ I& j6 e( l' ~' R; D. j. I9 D7 e  M9 Y( K  D+ @1 @
  • TA的每日心情

    2020-7-21 15:38
  • 签到天数: 21 天

    [LV.4]偶尔看看III

    4#
    发表于 2015-5-16 11:54 | 只看该作者
    周末人少,不过这样的帖子早晚得沉。。: z. ]$ A- [% F9 o+ Q8 r4 _& o
    class和subclass顾名思义,就是组的意思。
    * |* i# n/ ]7 b) {: V$ E$ h把相关的层面分下组,就是现在的class了。而sub就是把相同的实体放到一层。
    0 h1 ^# e( j: ~这个用文体不太好表述,你用的多了,就自然理解了。$ B! W$ \' D  c. k2 [
    关注几个重要的subclass,比如solder,paste,silk,这样,对于其他那些组,也就慢慢理解了

    该用户从未签到

    5#
     楼主| 发表于 2015-5-16 12:49 | 只看该作者
    kinglangji 发表于 2015-5-16 11:54* a$ U# `0 b# p( j4 e: f0 m$ o
    周末人少,不过这样的帖子早晚得沉。。
      O, B  m6 E0 Uclass和subclass顾名思义,就是组的意思。' y& U* n0 c) }, {3 s+ H* e
    把相关的层面分下组, ...
    8 D1 Q9 U" m1 s. z. ?
    1 v3 v7 O: i* }

    该用户从未签到

    6#
     楼主| 发表于 2015-5-16 13:26 | 只看该作者
    http://wenku.baidu.com/link?url=cWk9XPHxho9mFifrW6WXPyizK9bSX-VedWgDIsAqFJoEa4geg5CiCpWEyj9eRSyo1e0-5HSIpfDqKufkxCLk4zFS-BUeIDLhWMZ8QURZPzW今天看到的一些信息,分享一下~

    该用户从未签到

    9#
     楼主| 发表于 2015-5-16 14:58 | 只看该作者
    今天就到这。

    该用户从未签到

    10#
    发表于 2015-5-16 16:26 | 只看该作者
    果然牛逼呀,我也刚学

    点评

    一起 一起。  详情 回复 发表于 2015-5-16 20:09

    该用户从未签到

    11#
     楼主| 发表于 2015-5-16 20:09 | 只看该作者
    xiesonny 发表于 2015-5-16 16:26
    - @( o1 H. K1 j* {. v; O4 c( m果然牛逼呀,我也刚学
    ( c+ Y3 S' e& p$ G% L: d( e  U- z- w
    一起 一起。& ~+ h& y. \$ _' H

    该用户从未签到

    12#
     楼主| 发表于 2015-5-17 15:58 | 只看该作者
    今天做了一个有极性电容的封装,如图,下面带上文件。我是按照网上找到的封装教程进行的。如果有人在看请看看有何错误 CAP3.zip (6.73 KB, 下载次数: 2)
    9 w8 E3 d" a0 \" X/ _' |! \

    该用户从未签到

    13#
    发表于 2015-5-18 10:09 | 只看该作者
    为什么总是喜欢把格点打开,不伤眼么,要打开也行,改成其它颜色好不好

    点评

    有道理,还是关掉好看,或者换格点颜色  详情 回复 发表于 2015-5-18 12:36

    该用户从未签到

    14#
    发表于 2015-5-18 11:13 | 只看该作者
    俺也在学习。。。。

    点评

    一起一起  详情 回复 发表于 2015-5-18 23:26

    该用户从未签到

    15#
    发表于 2015-5-18 12:36 | 只看该作者
    longzhiming99 发表于 2015-5-18 10:09- R- s* Z  w/ |5 \- ^: _7 ~
    为什么总是喜欢把格点打开,不伤眼么,要打开也行,改成其它颜色好不好
    # b5 f7 v% f" K, U& i
    有道理,还是关掉好看,或者换格点颜色

    点评

    好~我试试  详情 回复 发表于 2015-5-18 23:26
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-23 13:12 , Processed in 0.187500 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表