|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线的主要作用是补偿“同一组相关”信号线中延时较小的部分，这些部分通常是没有或比其它信号少通过另外的逻辑处理；最典型的就是时钟线，通常它不需经过任何其它逻辑处理，因而其延时会小于其它相关信号.( J" s% G6 m5 r% Q. H0 y* ]: M- U
4 C, m& b5 d- T' f- \3 v3 u高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内,保证系统在同一周期内读取的数据的有效性(延迟差超过一个时钟周期时会错读下一周期的数据),一般要求延迟差不超过1/4时钟周期,单位长度的线延迟差也是固定的,延迟跟线宽,线长,铜厚,板层结构有关,但线过长会增大分布电容和分布电感,使信号质量,所以时钟IC引脚一般都接RC端接,但蛇形走线并非起电感的作用,相反的,电感会使信号中的上升元中的高次谐波相移,造成信号质量恶化, 所以要求蛇形线间距最少是线宽的两倍,信号的上升时间越小就越易受分布电容和分布电感的影响.2 n& ?* f* i+ p/ n1 M3 b0 N g
R! I7 w1 w- M7 O; U2 ?4 t6 U' M& L
6 U) w7 b7 X: |3 z7 h$ e$ a2 x 3 N X: p" Y8 y
因为应用场合不同具不同的作用,如果蛇形走线在电脑板中出现，其主要起到一个滤波电感的作用，提高电路的抗干扰能力，电脑主机板中的蛇形走线，主要用在一些时钟信号中，如PCIClk,AGPClk，它的作用有两点：1、阻抗匹配 2、滤波电感。对一些重要信号，如INTEL HUB架构中的HUBLink,一共13根，跑233MHz，要求必须严格等长，以消除时滞造成的隐患，绕线是唯一的解决办法。一般来讲，蛇形走线的线距 >=2倍的线宽。PCI板上的蛇行线就是为了适应PCI 33MHzClock的线长要求。若在一般普通PCB板中，是一个分布参数的 LC 滤波器，还可作为收音机天线的电感线圈，短而窄的蛇形走线可做保险丝等等.5 u: ~* z/ i) Q/ }% s. d) Y; O( l
* e4 ]& q& ~2 B- M3 m8 U
) ]6 C- O* N, C
) a$ `" k! q3 O& L% p/ p; B补充一：* g9 B; d4 Y ~6 D$ v
采用蛇行线的确有助于提高主板、显卡的稳定性，有助于消除长直布线在电流通过时产生的电感现象，减轻线与线之间的串扰问题，这一点在高频率时表现得尤为明显。当然你也能够通过减小布线的密度达到相同的效果.+ _( V3 j& v& z7 V& e; f& R
有条件的朋友可以观察一下手边的主板。CPU插座-->北桥芯片、北桥-->AGP插槽、频率发生器背面、内存DIMM槽附近，这些是集中使用蛇行线的地方。究其原因，还是这些都是工作在高频，并且还需要稳定的电流信号.
! G& d1 I: s7 h: e! Q: u在protel中一般先大致手工画好线，然后把要设置的所有线为一个CLASS，选Tools/Equalize net lengths.
$ a; X. h+ _, {- H3 M, F9 k5 I, o9 t1 p+ a7 p' u* t+ K0 t5 q5 r
8 `; ^/ h/ k/ @5 v M' M& I
补充二:
3 S, |1 B2 m6 ?减轻线与线的串扰最主要的就是增加线间距，而和绕蛇行无关，蛇行线反而会带入导线自身的串扰问题，计算机主版个部分信号对时序要求非常严格，所以必须对每种信号进行长度匹配，以满足足够的建立和保持时间，走蛇行线仅仅是和时序设计相关，和高频信号完整性无关。我看过的国外多本信号完整性著作，还有芯片组厂商的Guildline,均没有要求设计者采用蛇行线走法，当然会有走线长度要求，但这只是符合时序规范要求.
* @" w; z1 [+ z( e6 a何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线.
1 d& U( G" u0 [! |( ^& X差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面:# E) B y2 i1 _
- G7 l! C- k# D4 o% x" B
8 C4 P% _' @4 O; t Y; H9 ma.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消.: l# h* J# i+ Q' }/ r" ?$ _, o
b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。( o( F! a& G, o! B, k. H H
c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术. |
|
/1 
发表于 2008-12-16 14:20
收藏
淘帖
支持！
反对！