找回密码
 注册
关于网站域名变更的通知
查看: 2547|回复: 5
打印 上一主题 下一主题

请教DDR2的问题,高手请指教。附图!

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2008-4-1 16:02 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
有个FPGA板子,Xilinx Spartan-3A加Micron DDR2。1 H% l3 O. A' l/ Q/ O8 m; H
https://www.eda365.com/thread-3051-1-1.html
2 I- h$ }4 `! B: T6 W& [+ l
+ \8 R  {' a4 N想自己做板,觉得FPGA与DDR2之间距离太远,想弄得近一点,希望很靠近。是不是缩短走线后,会影响阻抗匹配?请指点。4 p3 P! P2 Z0 f# W3 A/ o
6 i+ t& {/ O/ C1 B' ]
[ 本帖最后由 zhouq0725 于 2008-4-1 16:09 编辑 ]

该用户从未签到

2#
发表于 2008-4-1 16:36 | 只看该作者
最好仿真看看,理论上缩短是有好处的,但是目前的布局布线肯定是经过仿真的,仔细看匹配的电阻基本上是放置在两个芯片的中间.

该用户从未签到

3#
 楼主| 发表于 2008-4-1 17:58 | 只看该作者
TN6406--TERMINATON FOR POINT-TO-POINT SYSTEMS$ R9 g$ s0 m4 i/ V' {+ P8 T
对于点对点的系统(不是DIMM的那种情况),是有这么种接法。但是不懂为啥这样接。

ddr3.JPG (102.18 KB, 下载次数: 17)

ddr3.JPG

该用户从未签到

4#
 楼主| 发表于 2008-4-1 18:03 | 只看该作者
还有篇文章用Ansoft仿真DDR,发现50欧姆的走线,长度必须大于1英寸,短了不行。
4 b4 d( D2 k& {( f这是由于slew rate的原因。6 K, l5 ^/ e0 J$ Z& R6 Q

* \3 ?4 R% t, t" }请问什么是slew rate?

DDR SDRAM CHARACTERISTIC IMPEDANCE and PCB Design 杂志2005.pdf

391.36 KB, 下载次数: 195, 下载积分: 威望 -5

该用户从未签到

5#
发表于 2008-4-2 08:45 | 只看该作者
原帖由 zhouq0725 于 2008-4-1 18:03 发表
  k; D( Z8 N* J8 A4 Z还有篇文章用Ansoft仿真DDR,发现50欧姆的走线,长度必须大于1英寸,短了不行。
7 B5 n' [+ P1 m* Z$ P& W# ~. b3 W这是由于slew rate的原因。! q; g. E( b( e5 t0 ~  X
# a3 y  D# r6 A8 |9 |
请问什么是slew rate?
4 l0 O; T" Q4 V, o# H+ r- O+ ^

  b. Z1 W' B. b, B3 Z压摆率或者回转率(台湾叫法),一般称一些信号沿的爬升和下降斜率为Slew Rate,在输入端添增高速的脉冲后,其输出的部份会产生斜率,该斜率(变化量)即回转率。表示运算放大器在高频下放大振幅电压的能力。

该用户从未签到

6#
发表于 2008-9-28 13:20 | 只看该作者
DDR2 要求还可以 成功率很高在消费类电子产品中
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-22 20:02 , Processed in 0.156250 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表