利用System SI进行DDR仿真，如何进行Pin Mapping？

guan_zhichao · 发表于 2015-8-17 16:54

您需要登录才可以下载或查看，没有帐号？注册

x

如标题，在用System SI进行DDR仿真的时候，给CPU附ibs模型后，软件会提示没有进行Pin Mapping。如果忽略的话，在进行仿真选项的时候，软件提示如果没有进行Pin Mapping，只能进行理想电仿真。
请教各位大神，如何进行Pin Mapping？有哪些原则或者要求？

qingdalj · 发表于 2015-8-17 17:14

将上拉/上钳位设置为POWER，将下拉/下钳位设置为GND，可选中多个pin同时修改

qingdalj · 发表于 2015-8-17 17:14

如有其它问题可贴出来

guan_zhichao · 发表于 2015-8-17 17:24

qingdalj 发表于 2015-8-17 17:148 x% {. j3 r5 t9 Z
将上拉/上钳位设置为POWER，将下拉/下钳位设置为GND，可选中多个pin同时修改

，多非常非常感谢大神指点！我先试试。

qingdalj · 发表于 2015-8-17 17:28

选中所有的pin，按照上面的方法进行统一设置，不需要加的软件不会加，所以不必担心加错；当然如果是EBD的就不要这么搞了，个别pin会出错

帐号		自动登录	找回密码
密码			注册

[Cadence Sigrity] 利用System SI进行DDR仿真，如何进行Pin Mapping？