|
|
dzkcool 发表于 2015-8-3 20:42
; o1 p8 O. p/ r5 F, \+ d8 Y, U/ W这种方法是不行的,导入以后还是line的属性,无法与信号走线相连,还需要再改进一下。
& y7 Z! W# x3 P
3 m, y% D6 m% @0 l如果是16.6版本, ... 4 h* `7 s! K1 Z6 e9 T/ F$ O% A& ]7 z
我的是16.3的,我subdrawing出去,用记事本把board Gemmetry\outline的替换为ETCH\top. 然后把_clp_dbid = _clpDBCreatePath(_clp_path "ETCH/TOP" 'line _clp_sym _clpPl)”中的‘line为nil,再导入Subdrawing到PCB中,提示如下错误, o m0 m) L7 u
1 y8 w! \$ o. {
*WARNING* (axlDBCreatePath): Net name not found - nil_clp_sym% n2 x# L. B0 B
Unable to paste object of type "path" on layer ETCH/TOP.0 e8 ^( f, [6 v6 m
* ]# g5 M, O1 z; M$ k+ n1 c没有网络名,导不进去。怎么解决呢?谢谢!
8 d: q# h5 }" ~+ r: n# J0 o. }/ r( y# U; l I
0 \0 F: I9 E' D* q1 Y3 Z |
|