找回密码
 注册
查看: 3356|回复: 10
打印 上一主题 下一主题

芯片封装技术介绍

  [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2009-2-21 01:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
                                                芯片封装技术介绍
* ]: B2 P) M+ h/ }( s- n) o1 o$ ^: Q, a) {7 K7 H7 z# C6 N
一 DIP双列直插式封装   DIP(DualIn-line  Package)是指采用双列直插形式封装的集成电路芯片,绝大多数中小规模集成电路(IC)均采用这种封装形式,其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚,需要插入到具有DIP结构的芯片插座上。当然,也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心,以免损坏引脚。
; }; y! ~" r, D$ n( K  ) J( V7 J4 R1 |; C( w
  DIP封装具有以下特点:

0 X. v; u5 E  I+ |7 m5 `  1.适合在PCB(印刷电路板)上穿孔焊接,操作方便。
8 q0 m5 @6 n  R  v$ n  [3 i  2.芯片面积与封装面积之间的比值较大,故体积也较大。
4 G, ?% f# q2 L3 d" @7 F. Y# T   Inter系列CPU中8088就采用这种封装形式,缓存(Cache)和早期的内存芯片也是这种封装形式。

1 ^& g% i/ M2 h% [6 [二 QFP塑料方型扁平式封装和PFP塑料扁平组件式封装0 u- w( t, }- m" U% @2 G0 |4 L3 n
  QFP(Plastic Quad Flat Package)封装的芯片引脚之间距离很小,管脚很细,一般大规模或超大型集成电路都采用这种封装形式,其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD(表面安装设备技术)将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔,一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点,即可实现与主板的焊接。用这种方法焊上去的芯片,如果不用专用工具是很难拆卸下来的。 . T; V1 R* i; A5 R0 y$ ?$ r6 v5 m( I
  PFP(Plastic Flat Package)方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形,而PFP既可以是正方形,也可以是长方形。
5 r4 N1 l  r7 h# ^  QFP/PFP封装具有以下特点: # o3 M- g; v% D3 x
  1.适用于SMD表面安装技术在PCB电路板上安装布线。
, H2 I& _3 }( ^* V% m  2.适合高频使用。
% o9 o+ P8 B' \6 G4 X9 A  3.操作方便,可靠性高。
( R. D. J+ ^( @) M+ U  4.芯片面积与封装面积之间的比值较小。
, X, x- Y4 x# E) y7 J0 M/ V3 L  Intel系列CPU中80286、80386和某些486主板采用这种封装形式。
% p0 G: r+ q: o9 I5 z三 PGA插针网格阵列封装
, I8 _* r6 B6 ~# J- W  PGA(Pin Grid Array  Package)芯片封装形式在芯片的内外有多个方阵形的插针,每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少,可以围成2-5圈。安装时,将芯片插入专门的PGA插座。为使CPU能够更方便地安装和拆卸,从486芯片开始,出现一种名为ZIF的CPU插座,专门用来满足PGA封装的CPU在安装和拆卸上的要求。 0 g! ?4 ~. P% G1 r6 q, T
  ZIF(Zero Insertion Force Socket)是指零插拔力的插座。把这种插座上的扳手轻轻抬起,CPU就可很容易、轻松地插入插座中。然后将扳手压回原处,利用插座本身的特殊结构生成的挤压力,将CPU的引脚与插座牢牢地接触,绝对不存在接触不良的问题。而拆卸CPU芯片只需将插座的扳手轻轻抬起,则压力解除,CPU芯片即可轻松取出。
4 X# q% B8 E" |7 ]3 `7 p  PGA封装具有以下特点:
8 R: z* D- b  k& Y) V  1.插拔操作更方便,可靠性高。 1 {) _# W) c% y2 i
  2.可适应更高的频率。 0 V( s5 k  R1 X0 m
  Intel系列CPU中,80486和Pentium、Pentium Pro均采用这种封装形式。
; D- ]2 @- X3 d8 \5 R四 BGA球栅阵列封装
9 p0 c; F' i5 p. [+ K  随着集成电路技术的发展,对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性,当IC的频率超过100MHz时,传统封装方式可能会产生所谓的“CrossTalk”现象,而且当IC的管脚数大于208   Pin时,传统的封装方式有其困难度。因此,除使用QFP封装方式外,现今大多数的高脚数芯片(如图形芯片与芯片组等)皆转而使用BGA(Ball Grid Array Package)封装技术。BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。 + h- X8 ^1 E2 K$ |& h8 F* K& t1 J6 `
  BGA封装技术又可详分为五大类: 4 K! e4 \$ x: C. X
  1.PBGA(Plasric  BGA)基板:一般为2-4层有机材料构成的多层板。Intel系列CPU中,Pentium II、III、IV处理器均采用这种封装形式。 ) p& d9 @+ ?- `5 l, l" p3 [
  2.CBGA(CeramicBGA)基板:即陶瓷基板,芯片与基板间的电气连接通常采用倒装芯片(FlipChip,简称FC)的安装方式。Intel系列CPU中,Pentium  I、II、Pentium Pro处理器均采用过这种封装形式。
  D: M& _" y) v: \. s  3.FCBGA(FilpChipBGA)基板:硬质多层基板。 5 W+ U# I7 U& O, W
  4.TBGA(TapeBGA)基板:基板为带状软质的1-2层PCB电路板。
- ]+ R" o! s( E  
: b! C& n" c% T6 M( m$ t" B  5.CDPBGA(Carity Down PBGA)基板:指封装中央有方型低陷的芯片区(又称空腔区)。

( J; E6 |9 u9 M' |0 P" N  BGA封装具有以下特点:
, S6 n4 p4 P* b( A, X# |1 z4 A) G  1.I/O引脚数虽然增多,但引脚之间的距离远大于QFP封装方式,提高了成品率。 / J, l2 n/ e5 o9 {, E( J9 Y+ o
  
1 K) d; `9 ^, {  \7 p5 l4 D  2.虽然BGA的功耗增加,但由于采用的是可控塌陷芯片法焊接,从而可以改善电热性能。

" P/ a  u% F% B$ \( \  3.信号传输延迟小,适应频率大大提高。
$ ~, d; A' ?$ e0 n: e* W) z: ]  4.组装可用共面焊接,可靠性大大提高。
( d  z- i+ g4 w( P6 G& a  BGA封装方式经过十多年的发展已经进入实用化阶段。1987年,日本西铁城(Citizen)公司开始着手研制塑封球栅面阵列封装的芯片(即BGA)。而后,摩托罗拉、康柏等公司也随即加入到开发BGA的行列。1993年,摩托罗拉率先将BGA应用于移动电话。同年,康柏公司也在工作站、PC电脑上加以应用。直到五六年前,Intel公司在电脑CPU中(即奔腾II、奔腾III、奔腾IV等),以及芯片组(如i850)中开始使用BGA,这对BGA应用领域扩展发挥了推波助澜的作用。目前,BGA已成为极其热门的IC封装技术,其全球市场规模在2000年为12亿块,预计2005年市场需求将比2000年有70%以上幅度的增长。 + L! d! z, D% j# z% B; [& V0 u+ t$ U
五 CSP芯片尺寸封装 6 ]  x, f! i- n3 R: m) h
  随着全球电子产品个性化、轻巧化的需求蔚为风潮,封装技术已进步到CSP(Chip Size Package)。它减小了芯片封装外形的尺寸,做到裸芯片尺寸有多大,封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片的1.2倍,IC面积只比晶粒(Die)大不超过1.4倍。
3 e( \# ~7 R, A9 X1 s  CSP封装又可分为四类:
  J1 x% g, p6 S/ j% e  1.Lead Frame Type(传统导线架形式),代表厂商有富士通、日立、Rohm、高士达(Goldstar)等等。 & |) ]  ]/ _* M# A$ W% ~( m* c  m$ q$ N
  2.Rigid Interposer Type(硬质内插板型),代表厂商有摩托罗拉、索尼、东芝、松下等等。   G4 V- \3 X3 _8 ~; h
  3.Flexible Interposer Type(软质内插板型),其中最有名的是Tessera公司的microBGA,CTS的sim-BGA也采用相同的原理。其他代表厂商包括通用电气(GE)和NEC。 + h& n) m$ w4 L% [' V3 \/ V+ V
  4.Wafer Level  Package(晶圆尺寸封装):有别于传统的单一芯片封装方式,WLCSP是将整片晶圆切割为一颗颗的单一芯片,它号称是封装技术的未来主流,已投入研发的厂商包括FCT、Aptos、卡西欧、EPIC、富士通、三菱电子等。 9 U: {# e7 N' q
  CSP封装具有以下特点: 6 e) p$ [" r$ \) A
  1.满足了芯片I/O引脚不断增加的需要。
. l  X: Q. I2 f, ]5 X  2.芯片面积与封装面积之间的比值很小。
$ Z( ^$ A6 _0 h. h" T0 U4 b  3.极大地缩短延迟时间。 6 J1 w3 ~0 y2 _" J# L& |6 T
  CSP封装适用于脚数少的IC,如内存条和便携电子产品。未来则将大量应用在信息家电(IA)、数字电视(DTV)、电子书(E-Book)、无线网络WLAN/GigabitEthemet、ADSL/手机芯片、蓝芽(Bluetooth)等新兴产品中。 # a0 Y2 m; X8 |' s! S/ ~) E, p
六 MCM多芯片模块
& U3 e$ w: F# q+ p. N6 m  为解决单一芯片集成度低和功能不够完善的问题,把多个高集成度、高性能、高可靠性的芯片,在高密度多层互联基板上用SMD技术组成多种多样的电子模块系统,从而出现MCM(Multi  Chip Model)多芯片模块系统。 % i! T$ X" `+ M5 X( L
  / ~& U, ?: G( F. V. z
  MCM具有以下特点:
1 L* g+ o4 x- P% h
  1.封装延迟时间缩小,易于实现模块高速化。   a% W0 ^" C: C  n0 [
  2.缩小整机/模块的封装尺寸和重量。
# R% r4 z( K( B  3.系统可靠性大大提高。

该用户从未签到

2#
发表于 2009-2-22 16:04 | 只看该作者
好,非常不错,值得学学!

该用户从未签到

3#
发表于 2009-2-23 09:13 | 只看该作者
顶起哦···

该用户从未签到

4#
发表于 2012-6-15 11:25 | 只看该作者
好的很

该用户从未签到

5#
发表于 2012-6-21 19:53 | 只看该作者
很少看到这种资料: N* E1 e/ S1 W5 _
不错

该用户从未签到

6#
发表于 2012-7-6 17:04 | 只看该作者
太好了,正在学习中,这资料太好了,不过还是有些没看明白~ 啥都不懂呀~

该用户从未签到

7#
发表于 2012-8-1 15:43 | 只看该作者
资料值得看。谢谢分享。

该用户从未签到

8#
发表于 2012-8-18 11:18 | 只看该作者
  • TA的每日心情
    无聊
    2020-3-10 15:29
  • 签到天数: 1 天

    [LV.1]初来乍到

    9#
    发表于 2012-10-15 11:35 | 只看该作者
    太好了,正在学习中,这资料太好了

    该用户从未签到

    10#
    发表于 2014-6-11 08:35 | 只看该作者
    看看,谢谢楼主分享。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2026-8-28 01:29 , Processed in 0.156250 second(s), 24 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表