找回密码
 注册
关于网站域名变更的通知
查看: 1331|回复: 3
打印 上一主题 下一主题

请教DDR3颗粒layout中ECC芯片的位置

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2013-10-11 17:25 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 joshuafu 于 2013-10-11 17:27 编辑
" L2 B2 a( G* B4 W( g% n9 H) A) ]2 H* R8 L4 c) Z$ ?) g( [4 S& J
在做一个DDR3的PCB layout。1个DSP控制器接4片DDR3芯片和1片ECC芯片。采用flyby,请问ECC芯片应该放在拓扑的哪端合适?是不是应该在最末端(离DSP最远),也就是最靠近上拉电阻到VTT的那一端?谢谢

该用户从未签到

2#
发表于 2013-10-12 16:45 | 只看该作者
ECC放到最前端,后面信号的质量好些。

该用户从未签到

3#
 楼主| 发表于 2013-10-15 13:50 | 只看该作者
问题是该设计为4片DDR3颗粒加1片ECC颗粒。因为板卡尺寸限制,DDR3颗粒需要正反镜像放置以节约空间,ECC应该单独放在flyby拓扑的最前端吗?多谢指点啊~

该用户从未签到

4#
发表于 2013-10-15 15:00 | 只看该作者
我们有并排放的5片,第一片是ECC。, O0 O! K6 V# }, B/ j% Q, i+ n- L
正反贴也应该是这样吧。. c$ b5 x, G7 R6 D+ ~0 m$ C
串行总线,前面反射严重,信号质量差。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-12 08:10 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表