|
|
1、问：我在产生NC TAPE 文件时提示error，但并没有生成NCTAPE.LOG可供查找错误原因，望高手帮助！# z% Q* `. |) c# x1 \1 x( ?
答：NCTAPE.LOG的内容其实也就是执行File/Viewlog命令弹出的文本中的内容。您可以通过这个来查看，您不能产生log文件的原因可能是软件的关于TEXT的路径设置有问题。您可以去SETUP/USER PERFERENCE中的CONFIG_PATH进行查看: S0 ^7 O7 S/ x( `, o0 _3 O& y
2、问：问一个入门的问题：从Capture导入的网表是不是要在Capture里把封装定义好？OrCAD里的封装如何查看？
6 H" c9 G- w5 o* q) [8 s7 H答：一般在Capture中需要定义属性（在原理图编辑器中选择物件查看他的属性）中选择Cadence-Allegro/SPECCTRAQuest/APD，然后查看PCB Footprint属性，这个属性一般是用来和Allegro中的封装做对应的，也就是这里填入的就是Allegro封装（请注意这里的封装是指的在Layout时候用到的封装）的名称，导出网络表的时候软件会做自动的抓取到生成的网络表中， 这样在Allegro中导入网络表的时候Allegro才知道是抓取哪个元件，& J; p j+ A: V$ _- F/ L
封装有两种：一种是在原理图中用的，一种是在Layout（Allegro）时候用的，我不知道您是希望在ORCAD中查看哪个封装，如果是后者的话在Capture中无法看到，但是如果您建立了Capture CIS的Database的话就可以看到了。
3 ~0 r: V; u* o9 `9 M( b4 O- i2 j3、问：Allegro中的封装和OrCAD里的是否一致？; L/ Z# b9 d( ^( D" Q
答：对不起，我想问问您所指的ORCAD的封装是指原理图的封装还是指ORCAD LAYOUT软件的封装呢，如果您是指的原理图中的封装的话那是两个完全不同的概念，一个是用在原理图中，我们叫他元件的SYMBOL，另一个呢是在进行Layout的时候需要用到的。Capture中要做的就是通过PCB Footprint属性进行原理图中的元件的SYMBOL和Allegro的封装进行对应，这样才能顺利的把网络表导入Allegro中。如果您所指的ORCAD LAYOUT中的封装的话，他和Allegro中的封装是不同的，他们是两种不同的Layout软件。8 R, i7 b9 n0 h2 H: V6 Q# f
4、问：在输出DXF时，Message Window 已经出现Translation complete…但在View Log里却说
; Y" x4 ?( j+ A# n; m, t3 y, V4 GERROR: Invalid program arguments.* M' {: B% s! A4 R
Terminating program.
; U" _' y9 X6 [; ?0 L; Q请问这是什么原因造成的呢？在增加DXF Layer时是否可以任意加入Subclass？' r2 v4 ~* r6 L
答：您的问题是由于有非法的参数设置引起的，具体到哪个参数可能需要看看您的参数设置之后才能知道，您可以把您设置的参数的对话框的图片发给我看看么，或许能帮到您
7 `* O) D0 e; l9 H+ X# \; Q在增加DXF Layer时是不能任意加入Subclass的，您可以先在Allegro中打开需要导出到DXF文件中的SUBCLASS，然后在启动File/EXPORT/DXF命令进行DXF的导出。0 w. ^- k, Q. q" J4 q2 u+ Q5 ?, m2 a
5、问：请问~~allegro可以读哪一些netlist的格式？allegro可以读protel的netlist的格式吗？
. {& Y% f6 E: F ^; s. f9 P8 l: m答：十分抱歉，在Ａllegro中他只能读取他自己特定的网络表的格式，其他的格式网络表是没有办法读取的2 F, V$ _0 T' m3 [6 S; @2 |
6、问：请问在ALLEGRO中不能像POWER PCB中那样直接给PARTS连NET线吗?一定要转NETLIST才能实现吗?7 ~2 x& W# L; c. `) i$ c8 d
答：在Allegro当中是可以实现手动进行ECO的，但是Cadence的软件的一个很重要的原则是希望您的原理图和PCB保持一致，所以最好是通过在Capture中修改了连接关系，产生网络表，再一次的在Allegro中导入实现.这样才能保证原理图和PCB的一致。
" L) N% M: T) u& j- P" l7、问：在用Allegro导入DXF文件时感觉兼容性不是很好，要么不能导入要么导入后丢失一些图件，但我用PCAD、POWERPCB、PROTEL都可以正常的导入，不知Allegro在这方面是怎么回事，如果打了补丁不知对这方面是否有所改善，还是有什么其它解决办法。, M6 U% A! U1 D, c# F U
答：在DXF的导入方面Allegro是有他的独特之处，您使用的是15.2的版本，这个版本在DXF的方面又增加了些内容，比如您在AUTOCAD中的SYMBOL可以直接导入Allegro当中等等，只是可能不是太稳定，所以非常有必要去下载Allegro的ISR(版本更新包)。
! i) O/ Y2 s" z+ [- v8 a" P2 B您目前的问题我建议您可以知会您的机构部门在AUTOCAD中去把所有的东西都打散，应该导入Allegro是没有问题的。
# ]+ i6 S4 F) A/ [: i8、问：在Allegro15.2中用Sub-Drawing导出文件时(在Options勾选了三个选项,在Find里勾选了所有的Object),但是在用Import Sub-Drawing后贴进设计里面的PCB只有零件、文字等，没有了所有的NET，请问这是什么原因，要怎样才能把网络也带走？
: {9 N. \2 r* U; I( c9 _8 Z答：Sub-Drawing只是简单的拷贝和粘贴的作用，不涉及到网络的连接关系，所以即使你导出Sub-Drawing的时候勾选了NET也没有用，如果你想拷贝走线，你要勾选的只是CLINE，VIA，就OK了．
* y- w& r- X' H9 ]4 |9、问：我有ORCAD 9.2 做的原理图文件 ,没有原理图零件库,在ALLEGRO 15.2 里用CAPTURE CIS 直接导(第二种方法不是OTHER处)网络表老是提示一些封装方面的错误.有什么办法?
" T. F) h/ j5 H7 x& Q4 D答：新转法比较注重在原理图里的编辑，特别是元件部分，新转法的主要注意事项也就是元件的封装，同一个封装内，不允许有重复的PIN NUMBER，如果PIN的类型不是POWER，那么他们的PIN NAME也不允许重复，之前的ＥＥ用老版本的Ｃapture一般都会有偷懒的习惯，所以才会有这些麻烦，所以你只有修正这些错误才能正确的使用新转法导入! Q# M% I, c. T* G) c1 M' D
10、问：我在做smt长方形pad的时候发现只有填写宽度，高度，那长度怎麽没有填写了，是不是这里的高度就代表了pad的长度了。! e' I/ ~" S' c d: h& A
答：没错，因为PAD是二维的没有高度的概念。长方形的PAD只有长X宽，就可以表示了。6 I1 d0 q+ ?% Q
11、问：用ALLEGRO15.2一段时间了，也遇到不少的问题，其中比较多的就是Shape的问题，经常画好整个Shape的外框后但不自动填充，就在Boundary Top层有个刚画的OUTLINE，有时弄几下又可以敷满，但是只要一修改马上又变没了，同时在Drawing Option的Out of date shapes项也看到有指示，请问这究竟是什么问题啊？这些铜为何这么容易Out of date shape？% x( m$ ]3 e0 Q6 E: k8 w$ I
答：就目前来说我们也有些客户遇到了类似的问题，一般产生的原因是由于Ａllegro15.2版本本身的BUG，所以，您需要更新一下Ａllegro15.2的版本
" F3 D2 w9 L1 g, v12、问：能不能在下个版本里面，在pin上能显示出网络名，像protel里都能显示出来。那样子很方便画线。8 S$ I1 s0 |) y" i" S& z4 G
答：allegro中在走线模式下，当您选中PIN去走线进，右侧的option栏会及时提示该NET的名称。 同时您也可以用查询模式去查NET或PIN。
: _6 W* c' p, t0 v+ z% I13、问：我的板子上有200组差分线，每组间距要求大于40mil，如何有效更快的设置规则？' |# @+ D2 m) h7 g) I
答：您可以用allegro constraint manager的Group功能实现快速设置。$ H5 q1 ?3 ?8 A+ V$ |
14、问：在allegro package 即是元件封装编辑里做修改元件封装上的PAD不能一次全部改，只能一次改一个。在.brd里又可以改，是不是哪里没设好的问题呢？
3 g& Z; @. d( J- f答：用Tools/padstack中去一次性或选择LIST去更改的。
/ y- i1 Y) C4 w+ }1 F0 T15、问：怎样才能打开Allegro中的封装库?
* Q( {6 y8 m5 K2 w. d' C: t答：allegro的封装是由很多部份组成的,要打开FOOTPRINT请用allegro中的FILE/OPNE然后选取TYPE为DRA即可6 Y+ l! s6 W7 j y5 T
16、问：在CCONSOLE WINDOW中输入X 100 100 总是提示下面的内容,应如何输入呢 ?
3 J0 Y5 \; Z- i8 y/ \2 w8 A: ~Command > X 100 1007 J$ z( }$ K$ o5 v9 G; q, o
E- Command not found: X 100 100
! t/ P5 N9 ?7 N9 u) R$ k4 V答：应输入小写的X,然后回车,出现一个对话框,再输入,就可以了.
4 v, Y$ b) p: [# o7 D! L17、问：现在Powerpcb转进Allegro的文件里，那怕用自己做好的有正常Flash焊盘的零件，在内层也只能显示一个十字，不能显示正常的花孔，但出Gerber后用CAM350看又是正常的热焊盘，请问是什么原因，在哪里可以设置或修改？/ [! {, {) p$ v& F* A7 n
答：PADS转到到allegro后要对PAD作些修改。如SOLDMASK，PASTE MAST等等相对应的PADSTACK应该重新处理一次再update一次+ H8 k Z& N8 A/ @
18、问：请问关于添加PCB layout type能否具体解释一下4 Y( O$ y- ^1 E# [( A, Q G) ?
Layer Type：/ a8 X4 d J1 N. T, ~ g) T2 |: v, i3 t
Crossover
7 ~' L A) r+ B& k: }Bonding Wire
' `0 W& Y2 I+ |. g5 GMicrowire
# w5 w! ^' w8 C6 j1 B# iMultiwire+ Z) f2 u$ h$ f" U
Optical Wave Guide( e3 [- I2 m% n
Thermal Glue Coating% L. @+ A, z" f1 v7 T) G8 `5 K
答：关于allegro这些设置请参考D:\Cadence\SPB_15.2\share\pcb\text\materials.dat档，用文本编辑器查看即可。4 W/ w& C9 ]1 W% @+ v$ [
19、问：我想请问一下光学定位孔的制作方式。
7 a3 X- y5 B# k1 w1 c; ?% {答：光学定位孔的制作很简单，和建立PAD及symbol相同，只是每家的大小要求不同，要注意光学孔上下层及周边不允许走线和Placement（可以Route keepout)和SOLDMAST要开就OK了。* ^% m3 {2 o, S b+ S
20、问：什么我在旧板上做了import netlist和update symbol后就会有零件的定位孔（机构孔）掉了，能有什么方法发现它吗？我的symbol和pad的库是新建的，可能有少pad.我想知道除了目测外，allegro 能提示吗，因为我原来旧板有这些孔的．
6 u5 J" B: b) s答：allegro在做import netlist 或Update sym,bol后会有LOG文件供参考。可以直接RUN完指令后在FILE/VIEW LOG看到，或直接打开相对应试的LOG文件。9 R5 k) s4 K9 s0 C: p
20、问：Allegro 14.2 和15.2 如何共存？我两个版本都装了，想在不同的时候使用，但现在只有14.2版本可以用，打开15.2版本的时候,就提示我说找不到cdsdoc_sh.dll.，我听说修改一个文件可以达到这个目的，请指教?
& ~2 J% @" `) G; R$ k" a8 R+ r答：产品可以安装在不同的盘中，但是只用一个LICENSE MANAGER文件包，注意的是在使用不同的版本的时候在WIN2000中的操作是右键我的电脑选择属性，选择高级Tab，选择环境变量，修改系统变量中的CDSROOT，如果是要使用14。2的版本则设置为：C：/CADENCE/PSD14.2（我的两个版本都安装在C盘CANDENCE下面），如果是要使用15。1则修改成C：/CADENCE/PSD_15.1即可
& D! n9 d, V6 v; R9 z" F; ^7 u( j7 ? |
|
/1 
发表于 2013-3-8 16:44
收藏
淘帖
支持！
反对！
楼主
发表于 2013-7-9 20:12
