layout走线的阻抗设计

bobzhu · 发表于 2013-7-3 09:46

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

我使用polar si9000进行阻抗计算，使用的是Coated Microshtrip 1B，根据要得到的阻抗来计算线宽，看到里面要求填入的数据如图，不知道这些值一般工艺下都是多少啊，请大神指导。PS 我们的PCB厂家跟我讲线高0.9qz，绝缘材料是PP，不懂什么意思求赐教

hantown · 发表于 2013-7-3 10:33

我也不懂，进来学习！

eeicciee · 发表于 2013-7-3 13:43

在下方切换一下。换成Lossless Calculation

xiaoyangren · 发表于 2013-7-3 14:54

你看下图：
线宽粗细一点点，对阻抗的影响不是很大的。我算阻抗都是按这些裸铜算的，阻焊厚度没怎么考虑的。

hlj4222 · 发表于 2013-7-3 19:18

线高就是铜箔厚度，
pp就是铜箔之间的胶，也就是绝缘介质，想一下多层的堆叠结构就知道了。
顺便问下单面板有要算阻抗的吗？

chensi007 · 发表于 2013-7-3 19:53

hlj4222 发表于 2013-7-3 19:18 5 V+ F% D: I7 Z1 w6 S H' g: W
线高就是铜箔厚度，
' n8 M& e2 D1 D* ]2 S* kpp就是铜箔之间的胶，也就是绝缘介质，想一下多层的堆叠结构就知道了。8 J' N6 e; B8 C y
顺便问下单面 ...

单面板可以用共面模型算阻抗。和包地是一码事。{:soso_e120:}

bobzhu · 发表于 2013-7-4 10:28

xiaoyangren 发表于 2013-7-3 14:54
7 f* h7 W- @4 @" T你看下图：
, H; A& F+ _/ `8 a线宽粗细一点点，对阻抗的影响不是很大的。我算阻抗都是按这些裸铜算的，阻焊厚度没怎么考虑的 ...

如果线的粗细影响不大，板厚的工艺一般变动也不大，那靠什么来得到我想得到的阻抗呢?求赐教

xiaoyangren · 发表于 2013-7-4 10:43

bobzhu 发表于 2013-7-4 10:28
j# }3 R2 f* ]' ^如果线的粗细影响不大，板厚的工艺一般变动也不大，那靠什么来得到我想得到的阻抗呢?求赐教

板厚确定，板材确定，介电常数确定，铜厚影响不是很大，阻抗看你要求多少了，一般大多数都是50欧姆，给这些数值相应的输入，阻抗线的线宽就出来了。
你在算出来的线宽基础上+/-几个mil，对阻抗的影响不是很大的。

帐号		自动登录	找回密码
密码			注册

layout走线的阻抗设计

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1

layout走线的 阻抗 设计

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1

layout走线的阻抗设计