请教：四层板上去耦电容如何和内电层相连？

padsdesign · 发表于 2012-11-18 16:00

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 padsdesign 于 2012-11-18 20:13 编辑

四层板上去耦电容如何和内电层（VCC和GND层）相连？才能满足电源（VCC和GND）先进去耦电容，再进IC的电源？

jimmy · 发表于 2012-11-19 09:30

天翼 · 发表于 2012-11-19 10:00

严格的来说电源要先过电容在到pin脚，如楼上jimmy发的图形的左图，是非常标准的接法。但实际中由于各方面的限制通常会采用右图的做法，因为放背面的话，如果还是这个规则，就要打两个孔，且和pin脚连的孔要设成不和电源层通的，进电容的孔才和电源层相连，这样空间太受限制，十分必要才会这么做。{:soso_e100:}

flywinder · 发表于 2012-11-19 10:05

jimmy 发表于 2012-11-19 09:30

jimmy大神，能否传一份视频教程，我学习学习啊flywinder_zy@163.com

padsdesign · 发表于 2012-11-19 10:38

jimmy 发表于 2012-11-19 09:30

大神，图2有个小疑问。在这个图中，去耦电容放置在背面，有内电层（VCC和GND）。在图2中，怎么总是觉得VCC流向为：
VCC电源层——过孔——芯片VCC管脚，去耦电容的VCC端被短路掉了。
GND的流向：GND层——过孔——芯片的GND管脚，感觉去耦电容的GND段也被短路掉了？会不会出现上述的情况呢，还是多虑了啊？请大神赐教。

padsdesign · 发表于 2012-11-19 10:49

天翼发表于 2012-11-19 10:00 |" I7 d' d4 I, d
严格的来说电源要先过电容在到pin脚，如楼上jimmy发的图形的左图，是非常标准的接法。但实际中由于各方面的 ...

可不可以理解为：如果去耦电容在背面，且空间有限的话，直接让去耦电容的电源端和芯片的电源端共用一个过孔连接到内电层。

天翼 · 发表于 2012-11-19 11:05

padsdesign 发表于 2012-11-19 10:49 e! T( C; N- V, d5 O1 U" p4 H
可不可以理解为：如果去耦电容在背面，且空间有限的话，直接让去耦电容的电源端和芯片的电源端共用一个过 ...

理解的非常正确~

yangjinxing521 · 发表于 2012-11-19 11:07

jimmy 发表于 2012-11-19 09:30

jimmy大师。。。有没有像你发的带图的相关摆件规范啊？有的话发个给我啊。谢谢。。。469442333@qq.com

padsdesign · 发表于 2012-11-19 11:07

天翼发表于 2012-11-19 11:059 p0 `8 Q0 o0 K+ ~! \5 C
理解的非常正确~

谢谢，这样做出的板子去耦效果没问题吧？

天翼 · 发表于 2012-11-19 11:32

padsdesign 发表于 2012-11-19 11:07 ( L7 _; @, {; t' ~
谢谢，这样做出的板子去耦效果没问题吧？

应该没有问题。Acer等类似的大公司对这些要求和检查的非常严格，都允许这样做。理论和实际有差异，实际我们做的是尽可能的接近理论。
过孔过后和电容连接的线我们把其加粗，以保障电容更好的发挥耦合的作用。
{:soso_e176:}

padsdesign · 发表于 2012-11-19 11:46

天翼发表于 2012-11-19 11:32& v$ G9 x' x$ V
应该没有问题。Acer等类似的大公司对这些要求和检查的非常严格，都允许这样做。理论和实际有差异，实际我 ...

谢谢，明白了很多。还有就是在5楼针对jimmy提供图2的疑问是不是多虑了？

FAST_steve · 发表于 2012-11-19 16:37

jimmy提供图2的做法是对的。因为滤波电容是有一定滤波范围的。

jimmy · 发表于 2012-11-19 17:30

padsdesign 发表于 2012-11-19 10:49
4 V- \- Q1 I3 h2 H4 h可不可以理解为：如果去耦电容在背面，且空间有限的话，直接让去耦电容的电源端和芯片的电源端共用一个过 ...

对。

所以电容离过孔的距离要近，电容的走线到过孔的距离不要超过25mil为宜

帐号		自动登录	找回密码
密码			注册

请教：四层板上去耦电容如何和内电层相连？

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1