TA的每日心情 | 怒
2019-11-26 15:20 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要:本文介绍了使用cadence APD 完成一款SIP芯片BGA封装的设计流程。结合
& K/ ^7 R/ Q) ~; ~* x! lCadenceAPD在BGA封装设计方面的强大功能，以图文并茂、实际设计为例说明Cadence
, @) a7 D+ P. Q. v nAPD完成包含-块基带芯片和一块RP芯片的BGA封装的设计方法和设计流程。该设计方$ t3 G5 u1 d" O, W, e5 A4 r
法对于SIP封装设计、加速设计周期、降低开发成本具有直接的指导价值。
m0 |0 \, @' a w; O+ u关键词: Cadence APD、 SIP 设计、BGA 封装设计, c. P W( H8 ~$ ^4 E1 X7 G
1引言/ z, v; }0 Q }
随着通讯和消费类电子的飞速发展，电子产品、特别是便携式产品不断向小& n" d4 v! w+ {* E& Q Z
型化和多功能化发展，对集成电路产品提出了新的要求，更加注重多功能、高集9 c$ j& Z8 y2 u: Z) |3 r( j5 i8 q
成度、高性能、轻量化、高可靠性和低成本。而产品的快速更新换代，使得研发 t2 g5 Y! m2 b7 E( u2 K
周期的缩短也越来越重要，更快的进入市场也就意味着更多的利润。微电子封装
$ m+ b3 e. H0 F0 v8 l对集成电路(IC) 产品的体积、性能、可靠性质量、成本等都有重要影响，IC3 a/ I! A1 z8 O
成本的40%是用于封装的，而产品失效率中超过25%的失效因素源自封装，封7 l6 v" \* V, T% R- H( ^
装已成为研发新一代电子系统的关键环节及制约因素(图1.1)。系统封装(SiP), W; K+ o* l5 ?8 U0 W6 B
具有高密度封装、多功能化设计、较短的市场进入时间以及更低的开发成本等优
4 @: Y* u1 Y1 i5 j( E/ N, G3 V/ @势，得到了越来越多的关注。国际上大的封装厂商如ASE、 Amkor、 ASAT和
$ q( W% z/ L% N% w. sStarchips等都已经推出了自己的SIP产品。
( q1 z8 c$ g( G1 x* K
, O" q6 u) ^. Z/ ?' K+ G F" l7 S. b
+ U+ I% r' n. f/ [! r4 w0 b. t |
|
[复制链接]
/1 
发表于 2019-12-27 10:14
收藏
淘帖
支持！
反对！
发表于 2020-1-2 22:36
这都要隐藏啊……