找回密码
 注册
关于网站域名变更的通知
查看: 471|回复: 6
打印 上一主题 下一主题

ZYNQ上下电测试过程中有时上电INIT持续为高电平原因

[复制链接]

该用户从未签到

跳转到指定楼层
1#
 楼主| 发表于 2025-9-10 11:14 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
系统无法正常启动时,ZYNQ的INIT会持续为高电平,FLASH的CS侧也会有信号如下图,蓝色为INIT信号,黄色为FLASH的CS信号,系统一直重启报错,此时手动拉低INIT,系统启动:
" _& N$ b1 s* A  P- \. O# f
请教:
从芯片手册中看,上电完成INIT为何持续为高电平;

% w/ U0 K2 I" _4 o# x- G$ g- C$ M

该用户从未签到

推荐
发表于 2025-9-10 17:25 | 只看该作者
INIT B 在加载完PL,不是就应该为高? 为低才是有CRC错误的。难道我记错了?
; s8 N& @  f3 Y& X, U3 e6 Z然后Flash的那些信号,是因为你配置了 从SPI启动以后,只要ZYNQ 上电完成后,她就自动去读SPI里面的内容。这个在ZYNQ的启动模式里面有说法的。你这2个图看不出来什么问题。
! t- ^2 h& ^1 h- S% b==========. m6 ]7 T* x  q# t. j( K2 L
下面是给你的建议, N& r3 q4 e1 Y' R& T
1、很多demo给ZYNQ是33.33M的系统钟,如果硬件改成50M ,然后软件不改,是会启动错误的
% A% Z1 Z' k# z) n2、DDR如果配置不对,也是很错误的,如果贵司是第一次设计ZYNQ 。 那么你们软件应该用ZYNQ的内部OCM内存去做一个DDR测试7 B' n$ d3 K9 i1 B( s5 b( R" T
3、新手 不要使用 大于128M 的SPI FLASH ,这有个坑

评分

参与人数 1威望 +5 收起 理由
超級狗 + 5 熱心助人!

查看全部评分

该用户从未签到

3#
 楼主| 发表于 2025-9-10 11:15 | 只看该作者
测试:& ?) m0 m  N0 p9 j9 V
1、测试电源时序OK,使用上一级电源PG信号开启下一级电源;
) o) _) s. j9 x2 e/ X9 ^6 x2、测试ZYNQ读取FLASH时3.3V已经输出;
! d0 M" Q+ |2 A: }2 {) K

该用户从未签到

4#
 楼主| 发表于 2025-9-10 11:16 | 只看该作者

* T' }# M, T- j- j系统启动时INIT和FLASH的CS引脚图片,蓝色为INIT,黄色为CS;
( t8 y, A( D4 b5 N/ G

点评

你只测了flash的cs,其他flash信号以及时序是否测了ok?  详情 回复 发表于 2025-9-10 11:32

该用户从未签到

5#
发表于 2025-9-10 11:32 | 只看该作者
电子天 发表于 2025-9-10 11:16* c# R: W! O, ?' \
系统启动时INIT和FLASH的CS引脚图片,蓝色为INIT,黄色为CS;
) Y8 @! d8 s  |  e9 t" n
你只测了flash的cs,其他flash信号以及时序是否测了ok?. H- `8 ^5 W5 \6 s0 `5 D6 A  U7 ~: l

评分

参与人数 1威望 +5 收起 理由
超級狗 + 5 善心人士建議!

查看全部评分

该用户从未签到

6#
发表于 2025-9-12 11:16 | 只看该作者
时钟频率降低一些

该用户从未签到

7#
发表于 2025-9-12 12:15 | 只看该作者
int信号;硬件怎么接的?是否需要外部上下拉,有些芯片内部的驱动很弱。空载测量没问题,带负载就凉凉
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-22 02:35 , Processed in 0.140625 second(s), 25 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表