EDA365电子论坛网

标题: verify design 检查错误？ [打印本页]
作者: i265    时间: 2012-9-12 22:06
标题: verify design 检查错误？
0 X$ d$ g5 o: H6 y7 W2 x
/ o6 I/ d9 h# E! U

- C, h! J! k5 V2 F1 Q" x& w
/ B1 p) a/ N# X: e' q) D; h  怎么老是出现这错误？
作者: chenlinfeng88    时间: 2012-9-12 22:58
这是进行什么检查？
作者: i265    时间: 2012-9-12 23:09
chenlinfeng88 发表于 2012-9-12 22:58
% q% v1 c) G$ H这是进行什么检查？
$ ~$ T3 J0 ~1 [" U
是对clearance检查！
作者: zhoubo185    时间: 2012-9-13 16:28
电性器件跟板框的间距有错误



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2