电路设计中，这7种接口类型要牢记！

电路设计中，这7种接口类型要牢记！

我们知道，在电路系统的各个子模块进行数据交换时可能会存在一些问题导致信号无法正常、高质量地“流通”。& q6 y) k; _" q
例如有时电路子模块各自的工作时序有偏差（如CPU与外设）或者各自的信号类型不一致（如传感器检测光信号）等，这时我们应该考虑通过相应的接口方式来很好地处理这个问题。( E) g& x6 k. s  K
下面就大概说明一下电路设计中7个常用的接口类型的关键点：

TTL电平接口6 i3 ?  f+ }9 Q% Q4 `$ p
这个接口类型基本是老生常谈的吧，从上大学学习模拟电路、数字电路开始，对于一般的电路设计，TTL电平接口基本就脱不了“干系”。5 [: u) B1 d2 ?* A. J; f* \8 q
它的速度一般限制在30MHz以内，这是由于BJT的输入端存在几个pF的输入电容的缘故（构成一个LPF），输入信号超过一定频率的话，信号就将“丢失”。- O8 T+ o$ P2 r9 n  }$ ]) c
它的驱动能力一般最大为几十个毫安。$ Q. M0 S1 d$ q; G# Y) ]8 I
正常工作的信号电压一般较高，要是把它和信号电压较低的ECL电路接近时会产生比较明显的串扰问题。

CMOS电平接口# G2 \0 R2 O" M( [
我们对它也不陌生，也经常和它打交道，一些关于CMOS的半导体特性在这里就不必啰嗦了。
; R8 G, d& J# K; `6 K$ c  `3 q7 p许多人都知道的是，正常情况下CMOS的功耗和抗干扰能力远优于TTL。但是，鲜为人知的是在高转换频率时，CMOS系列实际上却比TTL消耗更多的功率。
& a& e$ e8 i' D1 T* K. J- F由于CMOS的工作电压目前已经可以很小了，有的FPGA内核工作电压甚至接近1.5V，这样就使得电平之间的噪声容限比TTL小了很多，因此更加加重了由于电压波动而引发的信号判断错误。
# Z& }, w0 v* H众所周知，CMOS电路的输入阻抗是很高的，因此，它的耦合电容容量可以很小，而不需要使用大的电解电容器了。; c8 {* U# G3 U* C( ^/ |
由于CMOS电路通常驱动能力较弱，所以必须先进行TTL转换后再驱动ECL电路。- H3 I" m5 p, Z# d: Y0 }& v
此外，设计CMOS接口电路时，要注意避免容性负载过重，否则的话会使得上升时间变慢，而且驱动器件的功耗也将增加，因为容性负载并不耗费功率。

ECL电平接口( E( @: R! Z3 @9 w0 r( v" [0 c& o
这可是计算机系统内部的老朋友啊！因为它的速度“跑”得够快，甚至可以跑到几百MHz。
  ~3 m2 g" I8 w4 R6 i; X. D/ m这是由于ECL内部的BJT在导通时并没有处于饱和状态，这样就可以减少BJT的导通和截止时间，工作速度自然也就可以提上去了。
5 A1 D4 x% e+ B1 M. f) U但是，这是要付出代价的！它的致命伤：功耗较大。
/ F% D& v  r, M' c它引发的EMI问题也就值得考虑了，抗干扰能力也就好不到哪去了，要是谁能够折中好这两点因素的话，那么就该发大财了。
" m4 {: F9 V' S还有要注意的是，一般ECL集成电路是需要负 电源 供电的，也就是说它的输出电压为负值，这时就需要专门的电平移动电路了。

RS-232电平接口
% s* i  @5 A5 [$ ^4 m玩电子技术的基本没有谁不知道它的了，除非他或她只是电子技术专业的“门外汉”。5 H7 r' B2 ^* u5 J  y: {
它是低速串行通信接口标准，要注意的是，它的电平标准有点“反常”：高电平为-12V，而低电平为+12V。2 ^! p3 u8 R. p% Y; n  {1 Y
So，当我们试图通过计算机与外设进行通信时，一个电平转换芯片MAX232自然是少不了的了。6 z/ Z4 }. U& I: s& J" d
但是我们得清醒地意识到它的一些缺点，例如数据传输速度还是比较慢、传输距离也较短等。

差分平衡电平接口
6 @& q6 X; s' Y) A  k它是用一对接线端A和B的相对输出电压（uA-uB）来表示信号的，一般情况下，这个差分信号会在信号传输时经过一个复杂的噪声环境，导致两根线上都产生基本上相同数量的噪声，而在接收端将会把噪声的能量给抵消掉，因此它能够实现较远距离、较高速率的传输。
- g7 ]& j; ^( y) o+ e; N工业上常用的RS-485接口采用的就是差分传输方式，它具有很好的抗共模干扰能力。

光隔离接口) C6 t0 ?* B* t. D+ @$ Q4 Y" h5 S8 z
光电耦合是以光信号为媒介来实现电信号的耦合和传递的，它的“好处”就是能够实现电气隔离，因此它有出色的抗干扰能力。# ^. U2 r$ N# n  q7 j& n
在电路工作频率很高的条件下，基本只有高速的光电隔离接口电路才能满足数据传输的需要。& M4 q9 V# f+ c' q5 w: d1 t
有时为了实现高电压和大电流的控制，我们必须设计和使用光隔离接口电路来连接如上所述的这些低电平、小电流的TTL或CMOS电路，因为光隔离接口的输入回路和输出回路之间可以承受几千伏特的高压，足以满足一般的应用了。7 m/ U3 |6 C+ b& s/ `
此外，光隔离接口的输入部分和输出部分必须分别采用独立的电源，否则的话还是有电气联系，也就不叫隔离了。

线圈耦合接口
* v' b. C  z9 {! @6 D, H它的电气隔离特性好，但是允许的信号带宽有限。
: U: {( E) [6 R( j" G例如变压器耦合，它的功率传输效率是非常高的，输出功率基本接近其输入功率，因此，对于一个升压变压器来说，它可以有较高的输出电压，但是却只能给出较低的电流。
3 {! S2 Z& ^$ J3 A7 U6 E7 R此外，变压器的高频和低频特性并不让人乐观，但是它的最大特点就是可以实现阻抗变换，当匹配得当时，负载可以获得足够大的功率，因此，变压器耦合接口在功率放大电路设计中很“吃香”。
- l7 d3 d+ Z" I' N划重点！PCB走线不要随便拉

盲目的拉线，拉了也是白拉！  V. r4 c( a6 N$ r% H7 \
有些小伙伴在pcb布线时，板子到手就是干，由于前期分析工作做的不足或者没做，导致后期处理时举步维艰。比如 电源 线、杂线拉完了，却漏掉一组重要的信号线，导致这组线没办法同组同层，甚至都没有完整的参考平面，需要对前面的布线工作做大修改才能完成，费时费力。如果将PCB板比作我们的城市，元器件就像鳞次栉比的各类建筑，信号线便是城里的大街小巷、天桥环岛，每条道路的出现都是有它的详细规划，布线亦是如此。

1布线优先次序要求
! c2 B/ `/ Y9 t3 i  L2 g( Sa) 关键信号线优先：电源、摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先。8 R4 z0 T6 J( ?
b) 布线密度优先原则：从单板上连接关系最复杂的器件着手布线。从单板上连线最密集的区域开始布线。+ X. G# ^6 Z7 ?# i4 w
c) 关键信号处理注意事项：尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层，并保证其最小的回路面积。必要时应采取屏蔽和加大安全间距等方法。保证信号质量。- {9 q0 b$ }% m
d) 有阻抗控制要求的网络应布置在阻抗控制层上，须避免其信号跨分割。

2布线窜扰控制
. g% h$ _8 S6 p& [8 S* ^a) 3W原则释义% j; f4 A- D3 W* q- W7 D$ o
线与线之间的距离保持3倍线宽。是为了减少线间串扰，应保证线间距足够大，如果线中心距不少于3倍线宽时，则可保持70%的线间电场不互相干扰，称为3W规则。

b) 窜扰控制：串扰（CrossTalk)是指PCB上不同网络之间因较长的平行布线引起的相互干扰，主要是由于平行线间的分布电容和分布电感的作用。克服串扰的主要措施是：4 O3 P3 V7 a4 x9 [  _. T% \
i. 加大平行布线的间距，遵循3W规则；& Y. \% Z5 ^4 @0 L/ x( f
ii. 在平行线间插入接地的隔离线. f8 m0 M8 ^  W: x" i
iii. 减小布线层与地平面的距离。

3布线的一般规则要求8 A/ c5 x/ p# f  _
a) 相邻平面走线方向成正交结构。避免将不同的信号线在相邻层走成同一方向，以减少不必要的层间窜扰；当由于板结构限制（如某些背板）难以避免出现该情况，特别是信号速率较高时，应考虑用地平面隔离各布线层，用地信号线隔离各信号线。（转）