|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
藕合电容如何布置?有什么原则?是不是每个电源引脚布置一片0.1uf?有时候看到0.1uf和10uf联合起来使用，为什么?
5 B7 Y/ Z) r+ n% R( @+ I" q1 I1 V! P' g& X3 E
答：电容靠近电源脚。
g: Y& S I0 j! O# ?# _, c6 [. R$ Z1 o, b. W
补充一点看法：
/ S0 m: D u( S6 {, K5 `/ m% `3 E3 D
在两个芯片的引脚之间串连一个电阻，一般都是在高速数字电路中，为了避免信号产生振铃(即信号的上升或下降沿附近的跳动)。原理是该电阻消耗了振铃功率，也可以认为它降低了传输线路的Q值。
# n: ~4 R+ c9 F9 R J: v# [
$ S: y1 Y! H4 }" {; @ % v1 c5 X7 ]. S4 D! {' h4 r/ H) m
2 M0 Q% C/ b; T O% S* V
通常在数字电路设计中要真正做到阻抗匹配是比较困难的，原因有二：1、实际的印制板上连线的阻抗受到面积等设计方面的限制;2、数字电路的输入阻抗和输出阻抗不象模拟电路那样基本固定，而是一个非线性的东西。: E8 ^/ ` y( m' h! x8 k
2 N( l: w; c8 {* r) t z% r4 _. k
+ I: z. X7 Y! w& i5 g. H& W, U
5 [" f0 l! ^& ~实际设计时，我们常用22到33欧姆的电阻，实践证明，在此范围内的电阻能够较好地抑制振铃。但是事物总是两面的，该电阻在抑制振铃的同时，也使得信号延时增加，所以通常只用在频率几兆到几十兆赫兹的场合。频率过低无此必要，而频率过高则此法的延时会严重影响信号传输。另外，该电阻也往往只用在对信号完整性要求比较高的信号线上，例如读写线等，而对于一般的地址线和数据线，由于芯片设计总有一个稳定时间和保持时间，所以即使有点振铃，只要真正发生读写的时刻已经在振铃以后，就无甚大影响。 |
|
/1 
发表于 2019-9-29 10:17
收藏
淘帖
支持！
反对！
