DDR2走线布局需要注意什么？800M

ggbingjie · 发表于 2012-11-19 12:57

您需要登录才可以下载或查看，没有帐号？注册

x

RT，请大写们发表下自己的看法

yangyabo02 · 发表于 2012-11-19 13:12

我也想知道，顶一下

dgwq · 发表于 2012-11-19 15:06

一般官方的回答是：以前发过的帖子里有。

其实我也想知道。

ggbingjie · 发表于 2012-11-19 15:59

顶一下，问题还没有解决呢

asunshine · 发表于 2012-11-19 16:04

将ddr数据分成两组，数据组和地址组，然后组内走线等长就可以了。

ggbingjie · 发表于 2012-11-19 16:27

asunshine 发表于 2012-11-19 16:04
2 W( j6 `* c9 }1 h. f( ~将ddr数据分成两组，数据组和地址组，然后组内走线等长就可以了。

那线的长度有没有控制呢？比如不能超过多少mil之类的？

ggbingjie · 发表于 2012-11-20 09:43

还是没有高手出现

kasen · 发表于 2012-11-20 14:57

本帖最后由 kasen 于 2012-11-20 14:59 编辑

ggbingjie · 发表于 2012-11-20 15:15

很好很详细，谢谢了

vincent_xiao · 发表于 2012-11-20 15:18

参考Intel的比较好

ggbingjie · 发表于 2012-11-20 15:27

vincent_xiao 发表于 2012-11-20 15:18
7 z; m$ p3 }( R% g参考Intel的比较好

那你有没有这方面的资料呢？能不能上传下呢？

kenhzh0 · 发表于 2013-7-23 08:27

kasen 发表于 2012-11-20 14:57

讲的不错的，谢谢分享！

hxwang123 · 发表于 2013-8-31 23:24

{:soso_e179:}

帐号		自动登录	找回密码
密码			注册

推荐内容 /1