差分线对问题会

66869330 · 发表于 2009-5-12 22:11

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

1。是差分线的线宽吧。下面给2个建议方法吧：
1,布线后使用“Chang width"来改变线宽（注意：这样会影响线距）
2,在Net Class中定义一个新的网络类，设置相应的线宽及安全距离，然后在Net properties中定义差分网络为该类。

2。关于差分线对和差分线对之间的间距
一般都提到走线时遵循3W规则，即线间距为线宽的3倍，但一般都指的是单根线之间，如TTL信号之间。那差分线对和差分线对之间如1组622M的LVDS信号和另一组622M的LVDS信号之间的间距需要满足什么要求呢，是否3W原则同样适用呢，如果适用，这个线宽是指的1根线的宽度还是1对线的宽度呢，线间距又是如何度量的呢。先谢了！
我找到一个NS在网上做在线解答的答案

[问：cqxiaobh] 在使用LVDS信号中是否有必要将LVDS部分的GND和其它信号GND分割开来？ 2004-8-18 10:00:03

[答：Ben] LVDS是一对差分线对, 需要遵循3S规则, S: 线对间距, 2S: LVDS线对与LVDS线对的间距必须大于2S, 3S: LVDS线对与TTL信号的间距必须大于3S. 对GND的处理没有特殊的要求. 2004-8-18 10:18:11

其实要同时考虑3W和3H原则，3W原则侧重于从磁场耦合方面考虑，3H原则侧重于从电场耦合方面考虑，对于一般的设计来说，满足3W原则就可以了，因为相邻走线之间的串扰更多的来源于磁场耦合，但对于参考平面距离H较远时，相邻走线回流电流之间的相互干扰会比较大，需要注意3H原则。当然最准确的方法还是仿真分析一下

3。
关于差分线等长限制
为什么怎么移动蛇行线都显示不出绿色条框?大家有遇到过类似问题吗?

此主题相关图片如下：
主题相关图片如下：

本文

开始是这样的!
此主题相关图片如下：

加蛇形线后:
此主题相关图片如下：

举报帖子

你有两种改变方法
1。改把红绿灯设制改一下（不建议）（或是删除红绿灯）
2。在两头绕，这样这一对线相差就不大了

4。
你要看他前面英文是啥
比如dptol 指的是差分線的誤差
其他還有像是
兩差分線沒有平行的地方
比如這對差分要走5/10 即線寬5 線距10
但你最小線距可能會設5此時線距小於10也不會有drc 但是你開drv的層面該線段會反白
一般在15板若是一起走線會自動調整
www.jcte.com.cn
论坛里面的资料不错

5。
差模与共模干扰只是针对于差分电路吗？
书上介绍差模与共模干扰都是有两根信号线+地线的电路，只有差分电路才是两根信号线啊。
而很多信号线都是一根啊，最后经地线返回，它身上怎么干扰出共模或差模来啊？
事实上,每一个信号都有对应的返回路径(一般在最近的参考层上).共模电流就会在两条路径上同时流动,会产生更大的EMI问题.如图所示:
此主题相关图片如下：

6。什么样的线需要走差分对?
clk，usb,lan 等。
从字面上看，只是最后一个字不同，+/- ; /*; p/n...
7。差分线的最大（小）间距、最大（小）长度怎么确定啊？
好大的问题。
简单的说，长度与时序的关系最密切，有什么时序要求就基本决定了需要多大的信号线长度；另外，损耗、串扰、辐射等因素也会影响长度。
差分线的间距很多情况下会根据差分阻抗的要求决定；另外，增加间距可抑制共模影响，减小间距可抑制差模影响。
8。
首先定义差分对和等长匹配组：
此主题相关图片如下：

其次定义属性，即定义走线长度等规则：
此主题相关图片如下：

最后，交互布线或自动布线：
此主题相关图片如下：

9。
你要问的是差分信号线的layout规则么，还是其他的，讲清楚了，
如果是layout guide,我提供一点个人的意见
差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：
a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。
b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。那就是“等长、等距”。等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射。“尽量靠近原则”有时候也是差分走线的要求之一。但是这些规则不是死的。还有最好与其他的信号线相隔3w的间距
先在options里面设置，miter里面的angle,默认为90度，这样只能将小于90度的trace拉成圆弧，我们将它设为135度，就可以拉小于135度的trace了。
附加一点：差分对都是电流驱动的，一个电流方向表示逻辑1，另一个电流方向表示逻辑0，在接收端用差分对间的跨接电阻把电流信号转换为电压信号。差分对无论在逻辑切换状态下，还是稳定在某一逻辑状态下，都有功耗。
8。
请教：布一组等长的差分对线的设置方法
在pads LAYOUT中可设置差分对布线，但如果要求一组差分对线的长度要近似相等，在哪里设置，该如何设置？请做过的朋友指点。谢谢！
自问自答
试了下，结果如下：
在pads logic 或pads layout中的主菜单中，选setup->design rules->differential pairs,
在弹出的设置窗口中，选择你所需的差分对信号，用accept软键放到右边的pairs列表框中，
在gap中填入差分线间距，在minimum和maximum中分别填入允许的最短和最长的对线长度。
然后，主菜单->TOOLS->PADS ROUTER布线。
此主题相关图片如下：

不会不行吧。如果可以调出以上窗口，如下：
（1）从左边列表框点选第一根差分线，按上面的add键
（2）从左边列表框点选第二根差分线，按下面的add键
（3）按accept键，加入差分对到右边的列表框中
（4）如上所述方法，把一组所有的差分对放到右边列表框中
（5）设置一对线的间距gap，所有对线的最小最大长度minimum和maximum
（6）按ok键退出，到pads layout中，主菜单->TOOLS->PADS ROUTER调用自动布线。
我这样试了也可以,
setup->design rules->Net->指定要设定的网络->HISPEED->MATCHLENGTH(TOLERANCE设为0)
然后，主菜单->TOOLS->BLAZEROUTER LINK布线.
差分线的布线设置可在logic或layout里，例如，指定线对，线间距，线长约束等，然后调用pads router。
其实在pasd router里完全可以定义差分线的所有规则，也可以方便的手工布差分线对。但为了设计的完整性，本人觉得还是在原理图中（pads logic）就定义较好，然后通过link操作，把规则和约束传到布线器。
9。
差分线-------
1.Edit Properties-----需要定義的differential nets-------Differential_pair
2.Edit Properties---需要定義的differential nets------net_spacing_type
3.setup-----constraints-------spacing rule set----set values
蛇型线-----只是一種繞線方式已達到等長的目的
11。关于POWER PCB画差分走线求助
各位兄台：我最近使用POWER PCB 5.01（以下简称PP）画一块以太网交换机电路板，目前其它部分已经手工布线完成，只剩余以太网差分信号的走线，且已经建立了差分对规则，但有如下几个问题百思不得其解，故而求助各位：
1.我定义差分线走线宽度为8，结果发现PP中线宽低于10的线都用一种非常细的画线代替，感觉非常不爽，不知道哪里可以修改？
2.手工布平滑曲线困难，而在blazerouter中，自动布线结果是乱七八糟，四处打孔，能否设定余下的线路只能在某个层（比如TOP层）走线？
3.有没有什么其它好的经验介绍一下。
谢谢！
第一个问题是参数设置里没设置好,有一个 minimum display 的值你改成0就可以显示正常线宽了
第二个问题好象没得设置,你无法设置不在哪个层走线,
将SETUP/PREFERENCE/GLOBAL/DRAWING中的MINIMUM DISPLAY 更改为8就不会出现细线啦。
差分对的设置只能在自动布线时才有作用的。
手工布平滑的曲线也很简单的，可能你还没有熟练应用POWER PCB的原因
问题1：可以设置在哪一层走线哪一层不走线！相当于做单面板嘛
问题2：哈！走平滑的曲线我是这样走的！你可以试试！
先设置SETUP---PREFERENCES----DESIGN---里面的MITERS选ARC
好了！设置完成你就可以走线了！但平滑曲线那块你可以走矩形形状！（这不难吧）
走完后选择NET----选中你刚画的线，然后点右键选择ADD MITER，看看会变成什么样子了！呵呵！如果你觉得角度不够平滑你可以改变MITER下面RATIO的值，默认是3.5
12。
[讨论]
1. need to assign "DIFFERENTIAL PAIR"
NET需要有"DIFFERENTIAL PAIR" 的属性
2. "spacing rule set" -> "set values" -> "line to line"
设置pair线与其他线的间距如该net有经过constraint区域还需要注意"Assignment table" 里面的相关设置
3. "electrical constraint sets" -> special "Cset name" -> assign nets
在这里需要先定义一个名称"Cset name" 并将相应的differential net 定义进去
4. "electrical constraint sets" -> "DiffPair Values"
逐个具体定义各项参数
Primay gap: pair线之间的理想间距
Primary line width: pair线的理想线宽
Neck gap: pair线允许的最小间距
Neck width: pair线允许的最小线宽

5.  "electrical constraint sets" -> "modes" -> "All Differential pair checks:"
需要将该项DRC设置为"ON"
在15.2中PAIR线可以一起走  不习惯的话也可以通过右键菜单里的"Single trace mode"来切换成走单线
当需要改用小的线宽和间距时可以通过右键菜单里的"Neck mode"来实现不过需要在先前第4项里设置好相关参数
另外还可以通过直接给net添加相关属性来控制pair的线宽间距
"Edit" -> "property" ->
此处添加的属性等同于在"constraint manager"里面添加
再就是通过"Physical rule set" 来定义线宽间距
allegro系统会根据优先级别来判定当前应该选用哪种方式设定的参数
优先级别为：直接添加属性 >"electrical constraint sets"  >"Physical rule set"
13。
[原创]常见问题：什么是差分信号？关于差分信号

常见问题：什么是差分信号？

一个差分信号是用一个数值来表示两个物理量之间的差异。从严格意义上来讲，所有电压信号都是差分的，因为一个电压只能是相对于另一个电压而言的。在某些系统里，系统'地'被用作电压基准点。当'地'当作电压测量基准时，这种信号规划被称之为单端的。我们使用该术语是因为信号是用单个导体上的电压来表示的。
另一方面，一个差分信号作用在两个导体上。信号值是两个导体间的电压差。尽管不是非常必要，这两个电压的平均值还是会经常保持一致。我们用一个方法对差分信号做一下比喻，差分信号就好比是跷跷板上的两个人，当一个人被跷上去的时候，另一个人被跷下来了 - 但是他们的平均位置是不变的。继续跷跷板的类推，正值可以表示左边的人比右边的人高，而负值表示右边的人比左边的人高。0 表示两个人都是同一水平。

图1 用跷跷板表示的差分信号
应用到电学上，这两个跷跷板用一对标识为V+和V-的导线来表示。当V+>V-时，信号定义成正极信号，当V+<V-时，信号定义成负极信号。

图2 差分信号波形和单端等价
图2 差分对围绕摆动的平均电压设置成 2.5V。当该对的每个信号都限制成 0-5V 振幅时，偏移该差分对会提供一个信号摆动的最大范围。当用单一 5V 电源操作时，经常就会出现这种情况。
当不采用单端信号而采取差分信号方案时，我们用一对导线来替代单根导线，增加了任何相关接口电路的复杂性。那么差分信号提供了什么样的有形益处，才能证明复杂性和成本的增加是值得的呢？
差分信号的第一个好处是，因为你在控制'基准'电压，所以能够很容易地识别小信号。在一个地做基准，单端信号方案的系统里，测量信号的精确值依赖系统内'地'的一致性。信号源和信号接收器距离越远，他们局部地的电压值之间有差异的可能性就越大。从差分信号恢复的信号值在很大程度上与'地'的精确值无关，而在某一范围内。
差分信号的第二个主要好处是，它对外部电磁干扰（EMI）是高度免疫的。一个干扰源几乎相同程度地影响差分信号对的每一端。既然电压差异决定信号值，这样将忽视在两个导体上出现的任何同样干扰。除了对干扰不大灵敏外，差分信号比单端信号生成的 EMI 还要少。差分信号提供的第三个好处是，在一个单电源系统，能够从容精确地处理'双极'信号。为了处理单端，单电源系统的双极信号，我们必须在地和电源干线之间某任意电压处（通常是中点）建立一个虚地。用高于虚地的电压来表示正极信号，低于虚地的电压来表示负极信号。接下来，必须把虚地正确地分布到整个系统里。而对于差分信号，不需要这样一个虚地，这就使我们处理和传播双极信号有一个高*真度，而无须依赖虚地的稳定性。

電路板設計過程中採用差分信號
線佈線的優勢和佈線策略
佈線非常靠近的差分信號對相互之間也會互相緊密耦合，這種互相之間的耦合會減小EMI發射，差分信號線的主要缺點是增加了PCB的面積，本文介紹電路板設計過程中採用差分信號線佈線的佈線策略。
眾所周知，信號具有沿信號線或者PCB線下面傳輸的特性，即便我們可能並不熟悉單端模式佈線策略，單端這個術語將信號的這種傳輸特性與差模和共模種信號傳輸方式區別開來，後面這兩種信號傳輸方式通常更為複雜。
差分和共模方式
差模信號透過一對信號線來傳輸。一個信號線上傳輸我們通常所理解的信號；另一個信號線上則傳輸一個等值而方向相反(至少在理論上是這樣)的信號。差分和單端模式最初出現時差異不大，因為所有的信號都存在回路。
單端模式的信號通常經由一個零電壓的電路(或者稱為地)來返回。差分信號中的每一個信號都要透過地電路來返回。由於每一個信號對實際上是等值而反向的，所以返回電路就簡單地互相抵消了，因此在零電壓或者是地電路上就不會出現差分信號返回的成份。
共模方式是指信號出現在一個(差分)信號線對的兩個信號線上，或者是同時出現在單端信號線和地上。對這個概念的理解並不直觀，因為很難想象如何產生這樣的信號。這主要是因為通常我們並不產生共模信號的緣故。共模信號絕大多數都是根據假想情況在電路中產生或者由鄰近的或外界的信號源耦合進來的噪音信號。共模信號幾乎總是‘有害的’，許多設計規則就是專為預防共模信號出現而設計的。
差分信號線的佈線
通常(當然也有一些例外)差分信號也是高速信號，所以高速設計規則通常也都適用於差分信號的佈線，特別是設計傳輸線1這樣的信號線時更是如此。這就意味著我們必須非常謹慎地設計信號線的佈線，以確保信號線的特徵阻抗沿信號線各處連續並且保持一個常數。
在差分線對的佈局佈線過程中，我們希望差分線對中的兩個PCB線完全一致。這就意味著，在實際應用中應該盡最大的努力來確保差分線對中的PCB線具有完全一樣的阻抗並且佈線的長度也完全一致。差分PCB線通常總是成對佈線，而且它們之間的距離沿線對的方向在任意位置都保持為一個常數不變。通常情況下，差分線對的佈局佈線總是盡可能地靠近。
差分信號的優勢
單端信號通常總是參照某種‘參考’電平。這種‘參考’電平可能是一個正值電壓也可能是地電壓、一個元件的閾值電壓、或者是其它什麼地方的另外一個信號。而另一方面差分信號則總是參照該差分線對中的另一方。也就是說，如果一個信號線(+信號)上的電壓高於另一個信號線(-信號)上的電壓，那麼我們就可以得到一種邏輯狀態；而如果前者低於後者那麼我們就可以得到另外的一種邏輯狀態。
差分信號具有如下幾個優點：

時序得到精確的定義，這是由於控制信號線對的交叉點要比控制信號相對於一個參考電平的絕對電壓值來得簡單。這也是需要精確實現差分線對等長佈線的一個理由。如果信號不能同時到達差分線對的另一端的話，那麼源端所能夠提供的任何時序的控制都會大打折扣。此外，如果差分線對遠端的信號並非嚴格意義上的等值而反向，那麼就會出現共模噪音，而這將導致信號時序和EMI方面的問題。
由於差分信號並不參照它們自身以外的任何信號，並且可以更加嚴格地控制信號交叉點的時序，所以差分電路同常規的單端信號電路相比通常可以工作在更高的速度。

由於差分電路的工作取決於兩個信號線(它們的信號等值而反向)上信號之間的差值，同周圍的噪音相比，得到的信號就是任何一個單端信號的兩倍大小。所以，在其它所有情況都一樣的條件下，差分信號總是具有更高的信噪比因而提供更高的性能。
差分電路對於差分對上的信號電平之間的差異非常靈敏。但是相對於一些其它的參考(尤其是地)來說，它們對於差分線上的絕對電壓值卻不敏感。相對來說，差分電路對於類似地彈反射和其它可能存在於電源和地平面上的噪音信號等這樣的問題是不敏感的，而對共模信號來說，它們則會完全一致地出現在每一條信號線上。
差分信號對EMI和信號之間的串擾耦合也具有一定的免疫能力。如果一對差分信號線對的佈線非常緊湊，那麼任何外部耦合的噪音都會相同程度地耦合到線對中的每一條信號線上。所以耦合的噪音就成為‘共模’噪音，而差分信號電路對這種信號具有非常完美的免疫能力。如果線對是絞合在一起的(比如雙絞線)，那麼信號線對耦合噪音的免疫能力會更強。由於不可能在PCB上很方便地實現差分信號的絞合，那麼盡可能地將它們的佈線靠近在一起就成為實際應用中一種非常好的辦法。
佈線非常靠近的差分信號對相互之間也會互相緊密耦合。這種互相之間的耦合會減小EMI發射，特別是同單端PCB信號線相比。可以這樣想象，差分信號中每一條信號線對外的輻射是大小相等而方向相反，因此會相互抵消，就像信號在雙絞線中的情況一樣。差分信號在佈線時靠得越近，相互之間的耦合也就越強，因而對外的EMI輻射也就越小。
差分電路的主要缺點就是增加了PCB線。所以，如果應用過程中不能發揮差分信號的優點的話，那麼不值得增加PCB面積。但是如果設計出的電路性能方面有重大改進的話，那麼增加的佈線面積所付出的代價就是值得的。

14。制定好差分对线的规则，如间距，长度误差后，拉其中一条线，会看到两条线一起走，That's so说的不错，如果想差分线进入单根走线模式，只要点击右键选择Single Trace Mode就可以了
15。
求教差分线
一块4层版，中间是电源和地，Top和Bottom层都有155M的差分线，还有差分线是先在Bottom层走了一段，经过过孔再在Top层走。请问这种情况要采取些什么措施？
对差分对是否一定要耦合的问题，争论比较多，许多专家对此意见也不完全相同。
差分对耦合的主要目的是增强对外界的抗干扰能力和抑止EMI。
如果能保证周围所有的走线离差分对较远（比如远远大于3倍的线宽），那么差分走线可以不用保证紧密的耦合，最关键的是保证走线长度相等即可。（可以参见Johnson的信号完整性网站上的关于差分走线的阐述，他就要求他的layout工程师将差分线离得较远，这样可以方面绕线）。只是目前大多数多层高速的PCB板走线空间很紧密，根本无法将差分走线和其它走线隔离开来，所以这时候保持紧密的耦合以增加抗干扰能力是应该的。
在高速的（10G以上）芯片封装基板的设计中，较为流行的一种做法就是将两根差分线之间及外部都用铺铜区隔离，这样差分对之间没有任何耦合，这样的做法可以满足严格的单根走线阻抗50欧姆，差分阻抗100欧姆的要求，在高频下能得到较低的损耗（S11回损和S21差损参数）。
我觉得差分对的耦合还是应该要的，对于单线匹配，虽然理论上很成熟，但是实际PCB的线路还是有5％左右的误差（一份材料上的，我没自己做过）。另一方面，差分线可以看作一个自回路系统，或者说它的两根信号线上的信号是相关的。耦合过松，可能会引起不同来自别处的干扰，而对于有些接口电路来说，差分对的等长正是控制线路延迟的重要因素。所以，我觉得还是应该将差分线紧耦合的。
1，我认为所谓差分线的紧密耦合也并不是说靠得越近越好，太近了也没什么用，因为差分传输也和地有关。
2，fenix提到的向前和向后串扰大致是这样的。向前串扰分为容性和感性，这两者阻抗分别为1/jwc 和jwl，相位正好是相反的，到达终点时间相同，大小也差不多，所以可以认为抵消。向后串扰要持续2Tpcb，无法抵消。可以考虑在终端用电阻吸收掉。

16。在powerpcb v5.0中有一項setup\design rules\differential pairs為設置差分線的規則,
各位有什麼意見!有沒有辦法自動佈差分線
差分线还是手动布的好吧？间距小一点，尽量平行，等长，会少很多问题！
18。

如果要求严格点的话，上面两个电阻稍微分开点，那么两根线一出焊盘就能并一起了。另外就是下面那个孔，可以绕开。
19。
请教差分线实际走线中遇到的问题
差分线对在接收端一般会通过连接一个100~120欧姆的电阻获得电势差，因为差分线要求平行等长紧耦合的连接方式，所以在与电阻连接的时候必然会出现走线弯折的现象，这个时候为了保证对差分线对传输性能的最小影响，如何进行连接最好呢？

我所知，最后一种是效果最好的。因为电阻在整个网络中只是提供电石差，所以把它放在网络中不可避免的会使电路产生毛刺，所以放在后面最好。当然也许还有更好的方式，大家不妨讨论一下、、、、、
理论上圆弧最好，但实际上往往会采用第二种连线
請問電阻所起的作用是什麼?然後再看用圓弧還是45度
比如上拉或下拉電阻一定要從終端接出來,而不是像第一幅圖那樣擺放,應放在另一端.
不只這裡是哪種擺放?
最后一种在具体电路实现中也是最为困难的。
从理论上讲，最后一种比较好。因为电阻与IC之间的连线电阻在等效电路中和电阻是算在一块的，不会影响IC的输入，而其它的接法都会有影响。但它影响有多大还要看实验数据，比较准确。
事实上。我经常被客户要求用第一种走线方法
晕，我布的板子上的差分线没有端接电阻只在接收端靠连接起部分串了两个电阻，我布的是Infiniband 2.5G信号的差分线。你布得是什么信号线！
电阻的作用是用来在接收端产生压差，差分信号是用来传递电流的，所以可以忽略电压在传输线上的压损，因此可以用低压驱动。
差分线的线间距在高频的时候不如长度的影响大，但是一定需要保持一致变化，以免引起阻抗不连续的情况，过孔的影响很大。至于走线弯脚为45或圆弧对于单端线的特性阻抗变化影响不是很大。
选择走线的连接方式，应该根据实际布线的要求和情况来决定，这些都是与高速电路的设计理论相关。一般重要的布线，都会有官方的layout guide参考。