本帖最后由 超級狗 于 2022-8-19 10:36 编辑 3 I1 h$ `5 S( ]1 P& a- J
& V. s. F2 s }1 s( q( C邏輯閘（Logic Gate）輸入和輸出端間接了反饋電阻（Feedback Resistor），能為邏輯閘（Logic Gate）特性以外，多提供一些輸入電壓的遲滯（Hysteresis）效果。, A* p B9 b2 A' P2 }& T. M
) o* M/ I" m) @& s% j 多些遲滯（Hysteresis）能減少訊號毛刺（Glitch）的問題。這種作法，在施密特觸發（Schmitt Triger）邏輯閘（Logic Gate）不普及的年代，有不少人會這樣設計；施密特觸發（Schmitt Triger）邏輯閘（Logic Gate）普及之後，如果有人嫌遲滯（Hysteresis）效果不夠時，偶爾還是見到有人會這樣做。
O# n# d3 p& x8 ?. ^這電路在一般情況下不會有問題，但遲滯（Hysteresis）的反面效果就是會讓反應變慢，在高速應用是不建議這樣做的。
4 }, }8 J$ O! G) ^$ t7 R9 L" N5 O
. Q8 D, `; D. T ?6 D
| 
/1 
发表于 2022-8-15 15:25
收藏
淘帖
支持！
反对！
发表于 2022-8-19 07:56
