EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
半导体集成电路选用八大原则
5 @3 O4 x0 r8 F1 q( `5 }$ ^3 j( o5 p9 K- [# _ k$ N7 G" m
4 L D, ?+ d8 L6 O# U( Q6 l4 f4 I
( l8 x6 c. \1 k5 Q% n, Z, s$ G8 c; _$ j! h( \. B5 ~ P, i
: [" j, Q# l' C% Q2 A/ G7 J8 ~% V
01：集成电路的优选顺序为超大规模集成电路→大规模集成电路→中规模集成电路→小规模集成电路。 9 [5 u6 ~9 I8 z0 f
+ Z3 L8 h, i1 B6 K
R1 }7 n1 N% U/ J! T S F) c, Q7 ]0 e+ i
02：尽量选用金属外壳集成电路，以利于散热。 2 U+ I2 X% N/ F" m) H
9 T' s# p* w! D' y- w a
; K3 V e/ \; Q. a+ C5 Y, A
$ \. o* c- W6 k' p4 o
03：选用的集成稳压器，其内部应有过热、过电流保护电路。 , f8 v3 T, E8 b( h1 a
! T" E* ^2 O( C2 B$ M
, C' o! N1 }. i) E& f" v
5 n9 z* W1 n: Y8 a l
, v. B/ g* H/ N* J r: T7 s04：超大规模集成电路的选择应考虑可以对电路测试和筛选，否则影响其使用可靠性。
2 o5 t1 M% R3 ?9 n, ?
3 E" ~( R( o) y/ r4 t
$ ^2 `6 l* o& I, `1 k4 `: i# e9 s
& g% M% s- Y1 F) f* d0 j' e05：集成电路MOS器件的选用应注意以下内容:
9 |( X* N$ I- }! B6 g; A U5 \1）MOS器件的电流负载能力较低，并且容抗性负载会对器件工作速度造成较大影响。 2）对时序、组合逻辑电路，选用器件的最高频率应高于电路应用部位的2～ 3倍。 3）对输入接口，器件的抗干扰要强。 4）对输出接口，器件的驱动能力要强。 7 v F' R; o+ s3 J* _
# g/ o7 p9 d$ \. G5 W3 }06：应用CMOS集成电路时应注意下列问题：
& }9 y4 G- q6 H8 E5 Z2 r* N1）CMOS集成电路输入电压的摆幅应控制在源极电源电压与漏极电源电压之间。 2）CMOS集成电路源极电源电压VSS为低电位，漏极电源电压VDD为高电位，不可倒置。3）输入信号源和CMOS集成电路不用同一组电源时，应先接通CMOS集成电路电源，后接通信号源;应先断开信号源，后断开CMOS集成电路电源。 4）CMOS集成电路输入（出）端如接有长线或大的积分或滤波电容时，应在其输入（出）端串联限流电阻（1～10kΩ），把其输入（出）电流限制到10mA以内。 5）当输入到CMOS集成电路的时钟信号因负载过重等原因而造成边沿过缓时，不仅会引起数据错误，而且会使其功耗增加，可靠性下降。为此可在其输入 端加一个施密特触发器来改善时钟信号的边沿。 - N7 Z5 L( K4 H: D1 s( f/ l
6 _/ Z/ l- [' L6 ]: i p7 a
07：CMOS集成电路中所有不同的输入端不应闲置，按其工作功能一般应作如下处理:
' g! J8 z3 j2 o- H( }1）与门和非门的多余端，应通过0.5～1MΩ的电阻接至VDD或高电平。 2）或门和或非门的多余端，应通过0.5～1MΩ的电阻接至VSS或低电平。 3）如果电路的工作速度不高，功耗也不要特别考虑的话，可将多余端与同一芯片上相同功能的使用端并接。应当指出，并接运用与单个运用相比，传输特性有些变化。 5 C4 n: A: R$ H* Z
. B7 n" Q2 S$ ^( t0 l! }! ]08：选用集成运算放大器和集成比较器时应注意下列问题: 0 B" q3 t+ n3 b' @, ?" }5 C4 d
1）无内部补偿的集成运算放大器在作负反馈应用时，应采取补偿措施，防止产生自激振荡。 2）集成比较器开环应用时，有时也会产生自激振荡。采取的主要措施是实施电源去耦，减小布线电容、电感耦合。 3）输出功率较大时，应加缓冲级。输出端连线直通电路板外部时，应考虑在输出端加短路保护。 4）输入端应加过电压保护，特别当输入端连线直通电路板外部时，必须在输入端采取过电压保护措施。& @- [ e* x# ~
| 
/1 
发表于 2022-4-14 15:01
收藏
淘帖
支持！
反对！