TA的每日心情 | 开心
2022-1-29 15:05 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
1、BGA封装(ball grid array)
" B3 ?; y1 L i) a0 A
) `9 o+ s% B) ~1 F0 z+ ]* h% h( Z" P$ ^/ l- X! Y/ d7 G
球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm的360引脚BGA仅为31mm见方；而引脚中心距为0.5mm的304引脚QFP为40mm见方。而且BGA不用担心QFP那样的引脚变形问题。该封装是美国Motorola公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些LSI厂家正在开发500引脚的BGA。BGA的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国Motorola公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC和GPAC)。- b: X* A" e$ V+ R# e" ]5 ^
7 @8 a1 c O3 K. r' m9 ?8 H5 q+ y# G* w c
, D6 [9 o# M. m+ ^! `) I1 O
6 n. I! G, [& H1 y6 X0 d {6 r6 j2 z+ z1 G! [+ |3 M) ~
2、BQFP封装(quad flat package with bumper)
& U: ]3 B! o, N* p( |
, s! ^. X3 ?: w5 h& F5 r4 u; v: A( U8 @$ t1 G3 D
带缓冲垫的四侧引脚扁平封装。QFP封装之一，在封装本体的四个角设置突起(缓冲垫)以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC等电路中采用此封装。引脚中心距0.635mm，引脚数从84到196左右(见QFP)。4 G7 a& w+ s; t& \. b4 F8 I
' L+ A J, m& X: a" y
/ }* I0 j( |" x! d$ E
+ O, D' Z, o ]$ N0 P# D# Q: B' ^9 u' s0 S N8 D7 ^
+ |% T& w% g$ S, Q* a% l5 \7 D" Y
3、碰焊PGA封装(butt joint pin grid array)/ L+ z, i! b1 V! [, D3 P
/ E8 z% \8 y2 x! M6 v
- e4 q0 y: N! Y表面贴装型PGA的别称(见表面贴装型PGA)。
7 ^; {& ^) V) `* F) ?8 \( B
b' V1 M, T4 |% g6 p; _/ | o
' U: J) h# l3 j6 N9 Y/ s4、C－(ceramic)封装 u) F- }: X7 O5 b% s# Y0 q" p& _
2 J5 b$ r8 @) A1 [8 S3 I- h" w
& W/ T- B5 l. N7 I) M4 S/ X* h表示陶瓷封装的记号。例如，CDIP表示的是陶瓷DIP。是在实际中经常使用的记号。9 X: G7 P2 c5 g# r% E/ V
+ \3 k5 c( y' u' [/ D
2 I u1 O* S) k5 X
5、Cerdip封装+ h- |2 A/ V h; I: I. E+ B1 j f8 X
) {6 H0 o# m! a1 ^3 s9 Q
2 t+ s6 K; A2 M! {+ N. U/ z
用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip用于紫外线擦除型EPROM以及内部带有EPROM的微机电路等。引脚中心距2.54mm，引脚数从8到42。在日本，此封装表示为DIP－G(G即玻璃密封的意思)。 e' r' r% p$ S/ w% W& c, b
; J* P% W* ]# \! @8 Y4 y! `4 U
: o( X: @% _3 j: i' V: w
6、Cerquad封装
) D/ V) k$ Q! y8 E z* _1 a2 H( C3 z# c. X0 @
0 X$ [& b- x9 `1 n# J
表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP等的逻辑LSI电路。带有窗口的Cerquad用于封装EPROM电路。散热性比塑料QFP好，在自然空冷条件下可容许1.5～2W的功率。但封装成本比塑料QFP高3～5倍。引脚中心距有1.27mm、0.8mm、0.65mm、0.5mm、0.4mm等多种规格。引脚数从32到368。0 w2 \$ }5 K; v" }2 f0 |, P
# ?8 N) J4 D F& p/ ]: A( P* L+ d
8 h( G* s4 e, g" k+ m* H J6 Q带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。带有窗口的用于封装紫外线擦除型EPROM以及带有EPROM的微机电路等。此封装也称为QFJ、QFJ－G(见QFJ)。* K$ E# T4 W! a
- l* z/ x2 o9 Y: |: j& ?% { I
$ o: F& T1 Y9 f7、CLCC封装(ceramic leaded chip carrier)' F% j. I/ n& C, P3 }
2 M! [) _) z' q, p0 y0 g$ f5 g8 E: s$ U
带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。带有窗口的用于封装紫外线擦除型EPROM以及带有EPROM的微机电路等。此封装也称为QFJ、QFJ－G(见QFJ)。
; E1 H2 P& j1 T; P4 a ^; P7 J
]# L6 C) H1 V% ^
0 E% P2 M: R+ C( I6 f8、COB封装(chip on board)
% i" F* _* r9 N. Q( T* w) E
0 } L3 F& G; i: g( m! y, X2 B* T R. B2 s0 _3 q) P
板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可*性。虽然COB是最简单的裸芯片贴装技术，但它的封装密度远不如TAB和倒片焊技术。
8 E5 h& Y& Y1 N+ i4 C& a* e+ Z6 G e
/ f) U- P6 `& Y/ \ w- Q
# V: p0 L/ Q! \2 I8 L
5 P0 ^- }/ N/ G, f9 g: i- _: i8 T; o9 q
5 r" w" ?" y5 i: ^7 v* Q; M2 |$ K9、DFP(dual flat package)& l1 B- _ h) t3 p8 S# [8 \$ S# ?
0 K8 G, q2 X" A6 L& v7 `
. ^( j" _ e5 A L. _' }双侧引脚扁平封装。是SOP的别称(见SOP)。以前曾有此称法，现在已基本上不用。
5 _' r# @4 ~' P' ~, X$ Y/ {! S1 w) m+ O( q, s1 ?4 M
+ W# \" P, N" r- @5 [" m
10、DIC(dual in-line ceramic package)0 w- Y! ?, y/ a% w! |2 B6 [+ ~
$ I: P3 x( w J% x" h
. q6 V" o# k% V# l陶瓷DIP(含玻璃密封)的别称(见DIP).
. q+ L8 A3 j2 {. k, _0 K5 k5 p7 V. L. b
$ j6 V5 [1 Y, A; w3 m) S- N11、DIL(dual in-line)2 d* a% E0 a. k1 k' P
" l2 [+ s1 k2 g6 e4 J# Z8 z$ g
- r" C6 f6 S3 q& X2 l: M
DIP的别称(见DIP)。欧洲半导体厂家多用此名称。$ y0 \! q) i0 w4 ~0 u7 o, z, \
' Y1 g. {( N; j# h$ s
0 V6 J/ o6 E5 s7 ]8 \12、DIP(dual in-line package)
0 ^/ ]+ A& y8 w
1 z8 m5 L1 m2 S8 C2 D9 t3 ^1 y* X
' E9 t$ L8 D5 i! L+ Q. P双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。DIP是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。引脚中心距2.54mm，引脚数从6到64。封装宽度通常为15.2mm。有的把宽度为7.52mm和10.16mm的封装分别称为skinny DIP和slim DIP(窄体型DIP)。但多数情况下并不加区分，只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP也称为cerdip(见cerdip)。
1 l0 @8 U2 S% R; E% k$ F# r8 G5 n) p! c
$ z- o+ k* h5 S& _1 H' x" L
& O5 y6 J' h6 k3 U. z: `
& r3 Y/ U% A$ A6 U' O3 u
% i: p" F- v4 ~. G* ?, Z" _, K+ O# m7 V3 k& \
13、DSO(dual small out-lint)
) Z4 `2 F9 Y: a$ p) H) ]' n5 u6 \0 h N6 b8 o" B1 c, B/ Q; `
7 ?. H( A) K% I4 p& l- Q2 p8 i% k. @
双侧引脚小外形封装。SOP的别称(见SOP)。部分半导体厂家采用此名称。+ a! z3 h0 ~9 N; ?
: b/ i( Z" `& p# ?& N/ N) N1 C3 ^# _
8 f0 B; L! f! ~+ N4 L' m14、DICP(dual tape carrier package)' Z4 n3 c4 `8 s' i
8 k1 |/ y; I: O; j5 v
% `# i, W6 y% N# x* E$ N双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于利用的是TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为定制品。另外，0.5mm厚的存储器LSI簿形封装正处于开发阶段。在日本，按照EIAJ(日本电子机械工业)会标准规定，将DICP命名为DTP。& n k3 {% Z3 d% o% P
7 w- p. D$ k: k" S& Z4 X, D1 N, q0 m2 d& j" Q- W# s
15、DIP(dual tape carrier package) h' U4 Y& V2 |% r! C
8 [9 p0 R" D+ I0 w# }7 P7 a3 H( k5 R' G8 y
同上。日本电子机械工业会标准对DTCP的命名(见DTCP)。+ a% ] V- P+ z. J
# K# y; B5 m* b& B- G& H; K" @1 x/ H
' U# K4 J4 n* b' Q
16、FP(flat package)& [) Y) B9 n* k0 I
8 r( D! f; C" F% g+ o; H
/ {9 ^! a0 \- X5 G" F扁平封装。表面贴装型封装之一。QFP或SOP(见QFP和SOP)的别称。部分半导体厂家采用此名称。
/ m$ Z: H+ y! ^) j3 S; C2 R
2 a1 m5 z4 Y$ y; O7 Q
* f- n& |: j+ X6 g6 ]
) O3 p6 |- X8 M) I4 [' \- c& ?& `& k. k( N- m3 C- w/ Y
/ n. b# y1 x7 s" S% E% U
17、Flip-chip
- a0 \" o" u& Y
: O% B9 P, V7 L: p4 ?3 P, z( h `/ W1 b9 O/ a Z/ Q4 I
倒焊芯片。裸芯片封装技术之一，在LSI芯片的电极区制作好金属凸点，然后把金属凸点与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有封装技术中体积最小、最薄的一种。. r) l& Q s! ~
8 B7 L0 q, j) H7 u& ^: H8 C, T1 N" l O( W2 a+ x- ?" ?
但如果基板的热膨胀系数与LSI芯片不同，就会在接合处产生反应，从而影响连接的可靠性。因此必须用树脂来加固LSI芯片，并使用热膨胀系数基本相同的基板材料。
1 U W, n t5 z1 s
5 c2 J' Z2 v# V. U+ ?# r( q( d
3 ]+ z1 @9 r, b$ J其中SiS 756北桥芯片采用最新的Flip-chip封装，全面支持AMD Athlon 64/FX中央处理器。支持PCI Express X16接口，提供显卡最高8GB/s双向传输带宽。支持最高HyperTransport Technology，最高2000MT/s MHz的传输带宽。内建矽统科技独家Advanced HyperStreaming Technology，MuTIOL 1G Technology。
' ~# f% E* x, Q* h4 r6 w1 L# ~5 c0 l/ n3 p! e; X" [2 F
" C, ] x- `( m18、FQFP(fine pitch quad flat package)! B( k% \6 B6 q0 Y# F# s
; I, x K8 u; o8 |( O9 D3 m$ U% x$ E
小引脚中心距QFP。通常指引脚中心距小于0.65mm的QFP(见QFP)。部分导导体厂家采用此名称。塑料四边引出扁平封装PQFP(Plastic Quad Flat Package)6 w6 }9 t5 X7 X! V
; J; f% K& @$ k( I& F/ Y. L
% R* x* t" U+ ]PQFP的封装形式最为普遍。其芯片引脚之间距离很小，引脚很细，很多大规模或超大集成电路都采用这种封装形式，引脚数量一般都在100个以上。Intel系列CPU中80286、80386和某些486主板芯片采用这种封装形式。此种封装形式的芯片必须采用SMT技术（表面安装设备）将芯片与电路板焊接起来。采用SMT技术安装的芯片不必在电路板上打孔，一般在电路板表面上有设计好的相应引脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。SMT技术也被广泛的使用在芯片焊接领域，此后很多高级的封装技术都需要使用SMT焊接。2 v0 q- w# A# H/ u- v# B, F
' g! q7 N7 m% ]- J
/ K6 N3 H$ P! p4 }以下是一颗AMD的QFP封装的286处理器芯片。0.5mm焊区中心距，208根I/O引脚，外形尺寸28×28mm，芯片尺寸10×10mm，则芯片面积/封装面积=10×10/28×28=1:7.8，由此可见QFP比DIP的封装尺寸大大减小了。
9 P% ]* ^/ d6 X" z' B1 Q( ^" B6 K' C$ t" ^9 \! k* V
+ o! Y& C5 f5 u* J. [( I% N19、CPAC(globe top pad array carrier)/ d" h; w( w$ N/ p- M. |
8 R4 s ^5 [5 N& C9 v' T& S
7 e& q y' h f! i8 U5 \" E美国Motorola公司对BGA的别称(见BGA)。* N. Y# [) K0 C* Q! }
; ]* M: G' A( h) @, h8 k- b, M3 I
2 x! l4 B4 K4 @) ]! M' S20、CQFP軍用晶片陶瓷平版封裝(Ceramic Quad Flat-pack Package)
! ?: N1 ~! {: f9 _6 B' N/ k" L6 I/ s$ X
& u* [1 ^, L3 ~0 c. }, r右邊這顆晶片為一種軍用晶片封裝(CQFP)，這是封裝還沒被放入晶體以前的樣子。這種封裝在軍用品以及航太工業用晶片才有機會見到。晶片槽旁邊有厚厚的黃金隔層（有高起來，照片上不明顯）用來防止輻射及其他干擾。外圍有螺絲孔可以將晶片牢牢固定在主機板上。而最有趣的就是四周的鍍金針腳，這種設計可以大大減少晶片封裝的厚度並提供極佳的散熱。6 m, k W( t8 h# e* A \
" q! E9 R& B; R/ ~8 ^1 V& g& K- c3 y1 o4 _
$ L7 U4 F! V S& A* P& ~, A: A# _
& V q2 }% {4 |$ J+ G9 F" y
2 l+ V& k V' P' B21、H-(with heat sink)
0 |: ?' A# D% H5 L3 d& h; i. I8 A9 l/ ~
+ F7 y! q/ d, c# X- S表示带散热器的标记。例如，HSOP表示带散热器的SOP。# ^: X9 I$ D0 H$ k5 b4 q. `3 s
. n3 n1 s3 f5 V R) ]8 U
4 ~5 h! c/ b9 a) W7 f+ E
22、Pin Grid Array(SuRFace Mount Type). d6 \% M/ \& m
* `) ]0 N! E4 r: ?) v
/ o9 \) X: m& X表面贴装型PGA。通常PGA为插装型封装，引脚长约3.4mm。表面贴装型PGA在封装的底面有陈列状的引脚，其长度从1.5mm到2.0mm。贴装采用与印刷基板碰焊的方法，因而也称为碰焊PGA。因为引脚中心距只有1.27mm，比插装型PGA小一半，所以封装本体可制作得不怎么大，而引脚数比插装型多(250～528)，是大规模逻辑LSI用的封装。封装的基材有多层陶瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。
" x; R2 Y" L- U: l2 ^- X9 {( I8 y, U5 I% [
4 I+ @5 X5 I8 i' a. m& ~
7 ^4 G3 p5 o) P" k9 I
( N2 J; {+ x6 l: @0 r7 l/ h! |0 p5 ]# S3 x7 L! c* B: ?' k% d
23、JLCC封装(J-leaded chip carrier)( c0 H' Y- `1 \& p+ W
3 K8 ^, \* V" Q7 t6 X3 S
+ K: }- s7 y2 k4 ?* MJ形引脚芯片载体。指带窗口CLCC和带窗口的陶瓷QFJ的别称(见CLCC和QFJ)。部分半导体厂家采用的名称。. k4 Z' U$ |0 p$ Y
3 J9 D8 h8 m C. a! ?
6 {6 O. n9 v( M8 p
24、LCC封装(Leadless chip carrier)5 K0 {8 t1 L' M+ q
* w0 w- X0 G/ @
9 o% h9 f/ g0 M9 g P+ B5 z5 k- v无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是高速和高频IC用封装，也称为陶瓷QFN或QFN－C(见QFN)。* d: b3 K, u" e0 P8 `
: [& L4 n+ L# u
" w5 J y( k1 e x- F) Z* m$ E- E0 A" A# f) k
$ A$ A& d$ e; V% s" W
' F, l4 S4 Y; b3 I y5 J: I5 q* {25、LGA封装(land grid array)
5 f0 Z+ r3 h/ s4 ~
' J, ~, H j D% ]3 b( m, ]# f7 J. I J i9 i9 |# f
触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现已实用的有227触点(1.27mm中心距)和447触点(2.54mm中心距)的陶瓷LGA，应用于高速逻辑LSI电路。
1 Q* d, H% P% M. J- s" k& e+ A" p& i( l4 o
+ J- Y5 N% h0 {! u- ]5 ]
LGA与QFP相比，能够以比较小的封装容纳更多的输入输出引脚。另外，由于引线的阻抗小，对于高速LSI是很适用的。但由于插座制作复杂，成本高，现在基本上不怎么使用。预计今后对其需求会有所增加。
; A8 I2 e+ }# E" R% f* P( z# \& |6 i m) o! a" X' e
* j3 S9 E% g. I+ b9 A& F; d
26、LOC封装(lead on chip)
9 L* m+ d" N6 p1 U5 ]: f: k8 Y" k. ]# m& i+ Z; R% `
' T1 {1 ?" H& ~8 a+ M
芯片上引线封装。LSI封装技术之一，引线框架的前端处于芯片上方的一种结构，芯片的中心附近制作有凸焊点，用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面附近的结构相比，在相同大小的封装中容纳的芯片达1mm左右宽度。
9 ~) y$ w# [( |# @9 N' _; l0 M# g5 Q3 Y1 u @) f
; C) s( Q i5 B) |$ L0 q; w% B
27、LQFP封装(low profile quad flat package)8 n0 O. W. P0 d' i ~; }
; O; \0 ?7 m$ a
" C( J9 b9 L+ e- A1 W* Q4 g薄型QFP。指封装本体厚度为1.4mm的QFP，是日本电子机械工业会根据制定的新QFP
[2 p7 A! q3 _: [' s- N3 B6 k3 {# B; O+ E- x2 s0 d. A4 P. I
5 }5 j& Y8 n3 R
外形规格所用的名称。
; E% b$ K, c; R" z) K; [* Y
: ?& T$ Q8 [5 ?9 _* q1 N* n) _& I, ~( T' \' |5 h" ^: R: L- @8 r
28、L－QUAD封装
* {) S2 ^$ N! [7 `. M
4 W h c+ y. D5 Y$ Q' G& s2 z' h( f7 q
陶瓷QFP之一。封装基板用氮化铝，基导热率比氧化铝高7～8倍，具有较好的散热性。, ?1 l: [' o, e1 r+ J J
; w- j7 B, n$ Z/ \, p# r
4 \: u! P: F0 U5 \9 R封装的框架用氧化铝，芯片用灌封法密封，从而抑制了成本。是为逻辑LSI开发的一种封装，在自然空冷条件下可容许W3的功率。现已开发出了208引脚(0.5mm中心距)和160引脚(0.65mm中心距)的LSI逻辑用封装，并于1993年10月开始投入批量生产。1 p: c9 f! ]/ b4 l/ R- r! N
* u+ O. z& x7 }# H; `7 x& w, J: y" Y9 C" L
29、MCM封装(multi-chip module)
2 E8 s3 ]+ ~- }0 Y1 D! l8 j$ |" Y, ?8 g
2 g, m* ^4 Q3 Z" d2 R/ Z8 m5 x( S0 ^9 S7 g# e
多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。
) U' C( v- q! O: [+ E' p$ A2 I( b1 E' {/ `
$ o9 v8 {& d `. G$ E2 o) i8 C根据基板材料可分为MCM－L，MCM－C和MCM－D三大类。MCM－L是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高，成本较低。MCM－C是用厚膜技术形成多层布线，以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件，与使用多层陶瓷基板的厚膜混合IC类似。两者无明显差别。布线密度高于MCM－L。MCM－D是用薄膜技术形成多层布线，以陶瓷(氧化铝或氮化铝)或Si、Al作为基板的组件。布线密谋在三种组件中是最高的，但成本也高。
; N7 E9 d* P# l Q+ K" K. F, C F- Q2 q7 V3 f0 f
/ A* C) U* l V! h' s0 z30、MFP封装(mini flat package)
) H9 `4 S' v& E) \' c+ b9 L! o* b8 j
( l7 t5 x0 ?/ Z) u
小形扁平封装。塑料SOP或SSOP的别称(见SOP和SSOP)。部分半导体厂家采用的名称。
$ u3 y# Q& u R, i/ l
8 ?3 c( d. d* L* v7 K8 {7 w( r% z' c; f' U
$ N2 j" [* i5 K) {) w, X$ F |
|
/1 
发表于 2022-2-18 11:07
收藏
淘帖
支持！
反对！