|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
（一）半导体封测的基本概念半导体产业链包括芯片设计、芯片制造、芯片封测、表面组装、终端应用等几大块，其终端应用覆盖不同行业。此外，还包括为产业链提供服务支撑包括为芯片设计提供 IP 核及 EDA 设计工具公司、为制造封测环节提供设备材料支持的公司等。( t v' L) O( w' f5 D: T% g
; [# f8 y5 K1 q; y3 q; C
广义的封装包含整个半导体产业链，其零级封装对应晶圆制造环节；一级封装对应芯片封测环节；二级封装对应表面组装环节；三级封装对应着整机或终端产品环节。芯片封测处于半导体产业链的中间位置，包括封装和测试两个环节，封装是保护芯片免受物理、化学等环境因素造成的损伤，增强芯片的散热性能，实现电气连接，确保电路正常工作；测试主要是对芯片产品的功能、性能测试等，将功能、性能不符合要求的产品筛选出来。
$ g) \2 a" ]+ C* s) u! o+ W; V
A6 N- y4 x7 o+ k% m目前封装技术正逐渐从传统的引线框架、引线键合向倒装芯片（FC）、硅通孔（TSV）、嵌入式封装（ED）、扇入（Fan-In）/扇出（Fan-Out）型晶圆级封装、系统级封装（SiP）等先进封装技术演进。芯片的尺寸继续缩小， 引脚数量增加，集成度持续提升。而针对不同的封装有不同的工艺流程，并且在封装中和封装后都需要进行相关测试保证产品质量。
c' j# y }0 P+ Q! v3 m) \6 W( I n Y, `) c
9 C: G. \9 G5 n" H2 U% t
（二）半导体封测产业发展趋势半导体器件有许多封装形式，按封装的外形、尺寸、结构分类可分为引脚插 入型、表面贴装型和高级封装三类。从 DIP、SOP、QFP、PGA、BGA 到 CSP 再 到 SIP，技术指标一代比一代先进。总体说来，半导体封装经历了三次重大革新：第一次是在 20 世纪 80 年代从引脚插入式封装到表面贴片封装，它极大地提高了印刷电路板上的组装密度；第二次是在 20 世纪 90 年代球型矩阵封装的出现，满足了市场对高引脚的需求，改善了半导体器件的性能；芯片级封装、系统封装等是现在第三次革新的产物，其目的就是将封装面积减到最小。封装主要分为 DIP 双列直插和SMD贴片封装两种。从结构方面，封装经历了 最早期的晶体管 TO（如 TO-89、TO92）封装发展到了双列直插封装，随后由 PHILIP 公司开发出了 SOP 小外型封装，以后逐渐派生出 SOJ（J型引脚小外 形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型 SOP）、TSSOP（薄的缩小型SOP）及 SOT（小外形晶体管）、SOIC（小外形集成电路） 等。从材料介质方面，包括金属、陶瓷、塑料，目前很多高强度工作条件需求的电路如军工和宇航级别仍有大量的金属封装。
6 `1 a( g/ ^8 z. o# |; M/ w! I
( X5 v6 S* I6 u. j# N
1 ]- s5 F1 |8 g（三）传统封装形式介绍1、SOP/SOIC 封装SOP是英文 Small Outline Package 的缩写，即小外形封装。SOP封装技术由1968～1969 年菲利浦公司开发成功，以后逐渐派生出 SOJ（J 型引脚小外 形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型 SOP）TSSOP（薄的缩小型 SOP）及 SOT（小外形晶体管）、SOIC（小外形集成电路）等。2、 DIP封装DIP是英文 Double In-line P、ackage 的缩写，即双列直插式封装。插装型封装之一，引脚从封装、两侧引出，封装材料有塑料和陶瓷两种。8 v* \6 T) P) ]/ z8 l7 {
3 U1 `- t$ g! X! P# F
+ U+ i2 O! d. i$ v `' {5 yDIP是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器 LSI，微机电路等。从下图可以看到采用此封装的 IC 芯片在双排接脚下，看起来会像条黑色蜈蚣，让人印象深刻，此封装法为最早采用的 IC 封装技术，具有成本低廉的优势，适合小型且不需接太多线的芯片。但是，因为大多采用的是塑料，散热效果较差，无法满足现行高速芯片的要求。因此，使用此封装的，大多是历久不衰的芯片，如下图中的 OP741，或是对运作速度没那么要求且芯片较小、接孔较少的IC芯片。( h: K7 Q' Y7 D% k8 p2 h
( T! k l& ^! g+ u8 R
7 B% R4 R, f9 |% v- ^5 g5 Q
3、PLCC 封装PLCC 是英文 Plastic Leaded Chip Carrier 的缩写，即塑封 J 引线芯片封 装。PLCC 封装方式，外形呈正方形，32 脚封装，四周都有管脚，外形尺寸比 DIP 封装小得多。PLCC 封装适合用 SMT 表面安装技术在 PCB 上安装布线，具有外形尺寸小、可靠性高的优点。4、QFP 封装QFP 是英文 thin quad flat package 的缩写，即薄塑封四角扁平封装。四侧引脚扁平封装。表面贴装型封装之一，引脚从四个侧面引出呈海鸥翼(L)型。基材有陶瓷、金属和塑料三种。从数量上看，塑料封装占绝大部分。当没有特别表示出材料时， 多数情况为塑料QFP。塑料QFP 是最普及的多引脚LSI 封装。不仅用于微处理器，门陈列等数字 逻辑LSI 电路，而且也用于VTR 信号处理、音响信号处理等模拟LSI 电路。引脚中心距 有1.0mm、0.8mm、 0.65mm、0.5mm、0.4mm、0.3mm 等多种规格。0.65mm 中心距规格中最多引脚数为304。3 x9 ^; D c3 |
* ?8 `- R$ F/ ^. J' ~
+ @4 J5 U$ q2 u6 ]
日本电子机械工业会对QFP 的外形规格进行了重新评价。在引脚中心距上不加区别，而是根据封装本体厚度分为 QFP(2.0mm～3.6mm 厚)、LQFP(1.4mm厚)和TQFP(1.0mm 厚)三种。5、BGA 封装BGA 是英文 Ball Grid Array Package 的缩写，即球栅阵列封装。20 世纪 90 年代随着技术的进步，芯片集成度不断提高，I/O 引脚数急剧增加，功耗也随 之增大，对集成电路封装的要求也更加严格。$ Y4 A; ]' }3 ^) z6 I
: r# u, ~# q* n. k
9 r# h- W" i8 T; O为了满足发展的需要，BGA 封装开始被应用于生产。（四）先进封装形式介绍先进封装包括倒装芯片（FC）、硅通孔（TSV）、嵌入式封装（ED）、扇入 （Fan-In）/扇出（Fan-Out）型晶圆级封装、系统级封装（SiP）等先进技术演进形式，相较于传统封装技术，先进封装技术尺寸更小、封装密度更高，性能更加，功耗更低。1、晶圆级封装（WLP）晶圆级封装（WLP）就是在封装过程中大部分工艺过程都是对晶圆（大圆片） 进行操作，对晶圆级封装（WLP）的需求不仅受到更小封装尺寸和高度的要求， 还必须满足简化供应链和降低总体成本，并提高整体性能的要求。
$ b& F* d# c' z+ L/ ^8 E. x+ p( ^7 T) b! ~
6 D; ]1 o' J( x* T( N
晶圆级封 装提供了倒装芯片技术，倒装芯片中芯片面抄下对着印刷电路板，可以实现 最短的电路径，保证了更高的速度和更少的寄生效应。另一方面，降低成本是晶圆级封装的另一个推动力量。WLP 技术有两种类型：扇入式（Fan-in）和扇出式（Fan-out）晶圆级封装。 传统扇入 WLP 在晶圆未切割时就已经形成在裸片上，最终的封装器件的二维 平面尺寸与芯片本身尺寸相同。器件完全封装后可以实现器件的单一化分离， 通常用于低输入/输出（I/O）数量（一般小于 400）和较小裸片尺寸的工艺当 中。扇出 WLP 初始用于将独立的裸片重新组装或重新配置到晶圆工艺中，并 以此为基础，通过批量处理、构建和金属化结构，如传统的扇入式 WLP 后端 处理，以形成最终封装。6 h, P& ^' l2 s& F* c
* U: J( {5 G4 ^) R# I% g8 F
. u B, E# @4 v5 `) f) @1 i扇出式 WLP 可根据工艺过程分为芯片先上（Die First）和芯片后上（Die Last）,芯片先上工艺，简单地说就是先把芯片放上， 再做布线（RDL），芯 片后上就是先做布线，测试合格的单元再把芯片放上去， 芯片后上工艺的优点就是可以提高合格芯片的利用率以提高成品率，但工艺相对复杂，eWLB 就是典型的芯片先上的 Fan-out 工艺。2、MCM封装MCM，Multi-Chip Module，多芯片组件，是将多个LSI/VLSI/ASIC裸芯片和其它元器件组装在同一块多层互连基板上，然后进行封装，从而形成高密度和高可靠性的微电子组件。根据所用多层布线基板的类型不同，MCM可分为叠层多芯片组件（MCM -L）、陶瓷多芯片组件（MCM -C）、淀积多芯片组件（MCM -D）以及混合多芯片组件（MCM –C/D）等。
+ m5 G5 ]" v! q) j8 W. |0 v$ o, o5 _8 l2 d( v
* v. y1 l4 E% x6 K3、2.5D/3D封装相对于上述MCM芯片在水平方向排布二维封装形式，芯片在垂直方向上的堆叠则演化出2.5D/3D封装。如下图所示，若芯片在一片Passive Interposer上水平排布，即为2.5D封装；若至少两个Active Chip在垂直方向上堆叠则构成3D封装。3D封装可以大幅度减少封装体的尺寸，除此之外，由于芯片之间通信的距离变小，可以降低功耗，提高性能。
' Y( U/ ?2 R! l; V
( m9 y2 r6 w" u! n6 r* g. J+ A# i8 @( @" F9 l9 A+ ?
由于不同的芯片通常来自不同的供应商，常规的芯片堆叠主要是通过引线键合来实现，芯片和芯片之间的互连通过基板布线来实现连接。 另外一种就是通过倒装TSV互连来实现，这种封装集成密度最高，但TSV成本很高，通常用于高性能计算等领域，如Hynix的HBM产品，Micron的HMC产品等。芯片最薄可以达到20μm, 即使多层堆叠，整体厚度也不大。由于芯片和芯片之间直接连接，对应I/O需要在芯片端设计好，此类芯片通常都是由同一供应商提供的套片。
2 b# N' |3 S7 D$ O& s; p9 {
8 T, _% D J8 v- y# B |
|
/1 
发表于 2021-6-16 09:44
收藏
淘帖
支持！
反对！