TA的每日心情 | 开心
2020-8-4 15:07 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
在电子产品向小型化、集成化方向发展的趋势下，系统级封装SiP（System In a Package系统级封装）受到了业界的青睐。
s& k" C6 d: j$ H
/ x4 O) h% M& b5 K. m" n从市场情况上看，SiP主要应用在智能手机、TWS耳机、智能手表等对小型化要求高的消费电子领域。根据智研咨询统计，智能手机占据SiP下游产品应用的70%，是最主要的应用场景。而近年来，随着SiP模块成本的降低、效率的提升、以及制造流程趋于成熟，采用这种封装方式的应用领域已从消费电子市场领域逐渐渗透拓展至工业控制、智能汽车、云计算、医疗电子等诸多新兴领域。
, P2 ~' K, v- \- ?. x% L
( R9 j: X! \. \: @* K在这些新兴市场的带动下，SiP迎来了更大的发展机会。根据Yole数据统计，2019年系统级封装市场规模约为134亿美元，预计2025年市场规模将达到188亿美元，复合年增长率为6%。
2 w1 F& s- n' ^! g 0 @5 K& V) s2 U: y; P, {
SiP封装市场的新玩家
3 ^* x6 F% j) S0 O. R/ b/ W/ r, o& C5 u+ ?
站在半导体封装技术发展的角度看，SiP由于专利壁垒小、可以异质集成、缩短产品上市周期等众多优点等被半导体前后道厂商所关注，逐渐扛起后摩尔时代集成度持续提高的重任。
z4 G( W, V7 F+ \
3 E: N: D! u' p/ _- X在市场推动和技术发展的双重价值下，不少厂商都在致力于拓展SiP市场。传统半导体封装龙头，包括日月光、长电科技、通富微电以及华天科技等多家厂商都拥有这方面的实力。
$ c$ K& ? g' i& C
: z* n2 [5 r( O2 e! d$ A但除了这些传统OSAT厂商外，还有一些新玩家正在加入到SiP的竞争中。3 }) n1 m0 c) }, s$ J
9 E: R6 p: m, G9 w& p
这其中就包括去年刚从歌尔股份拆分出来的歌尔微电子有限公司。根据歌尔股份的公告显示，SiP将作为歌尔微电子所关注的重点发展领域之一。! S ~1 S/ {6 B4 z3 q( y4 }
; @& _7 z0 a i7 Q- b7 H: v歌尔微电子认为，就前端环节而言，SiP相较于SoC具有很多优点。例如，在向集成化发展的过程中，Si和III-V族化合物芯片工艺制程不兼容，IC与MEMS工艺不兼容，主动器件与无源器件工艺不兼容，采用SoC无法将不同材料、不同工艺的器件异质集成，而SiP可以利用异质集成解决不同芯片工艺的兼容问题。此外，SiP还在专利壁垒，开发成本、研发周期方面具有优势。在后端环节，SiP相对于传统的PCBA也具有很多优点，如减小尺寸、增强性能、延长产品生命周期，降低后端应用企业的设计难度以及供应链管理成本，提高产品可靠性等。; a* C/ K/ { j y( h3 v
% P" O `+ |; a& ]7 N* \歌尔微电子表示：“歌尔微电子作为国内MEMS领先企业，发展SiP业务可以提供从设计-封测-成品的一站式服务。此外，歌尔股份的整机业务，如智慧穿戴、耳机、AR/VR等对于产品小型化和SiP产品需求可以作为SiP业务的直接出海口。”
3 M! i( m6 G5 p# X, e V , @; f S/ D1 G5 ~# B" D, w
SiP虽然很热，但产业生态尚不健全，仍面临很多挑战。歌尔微电子指出：“裸芯片等供应链资源，以往商业模式，芯片厂商自行或委托封测厂以IDM或OSATs模式封测后出售，而SiP可能涉及多家不同品牌的芯片，芯片厂商通常不愿意以裸芯片形式出货，况且出货后还需要相应的技术支持，和以往的模式不同；目前只能靠量或者客户影响力进行商业谈判获取。”8 x4 p. m5 [+ ^. c/ V% r
8 o) P0 M% ^5 n- D* w9 w7 v1 }此外，SiP由于集成了多颗芯片在测试和良率方面的挑战较大。测试方面，由于都集成在一起，管脚的互连会导致某些可测性丧失；另外从测试时间及成本角度也不可能保证每个芯片都测试。测试流程也会发生变化，以往封装好了进行测试，现在要边封边侧，以确保良率。良率方面，SiP中集成了众多芯片与器件，每个芯片/器件封测中的良率损失都会加成到最终的SiP模块上。SiP模块的成本相对于单一芯片封装成本高出许多，良率的重要性极其关键。
* @& M8 i/ \( v: N5 s2 O; X) F
1 B5 I9 U% r- e+ P* z) ZSiP成本的降低依赖于产品生态以及出货量。通常而言，由于SiP集成了众多器件，对于后端应用厂商而言，减少了产品的设计难度、降低了供应链管控成本、缩短了产品上市周期。对于成本的降低是有利的。但是SiP模块的开发成本、周期以及出货量均需要综合考虑。定制开发通常为一些有实力的大客户，成本的降低取决于单一产品的出货量以及产品的高端定位实现。- u$ }& A5 K: l/ _$ l1 t8 b
% v2 r, t; X# p1 O# j
歌尔/立讯等作为智能终端的核心供货商，以SiP取代传统的PCBA方案，实现集成度和性能的提高，也在布局封装业务。对于一些材料厂商，如PCB/基板厂商，则基于现有制程开发芯片/器件埋入技术等先进制程等。歌尔微电子强调：“SiP的出现导致产业链的界限不再清晰，各环节需要协同工作，共同推进半导体集成度的提高。”- H0 ?4 W) K' w) p. r7 F
% r3 f) k/ A4 w, D材料是SiP发展的重要一环3 T1 I! s$ C, ]0 e( c+ i8 ]
9 f9 J+ f4 D4 K1 m0 `
SiP市场的发展，需要全产业链的支持。其中，材料就是SiP发展过程中的一个重要环节之一。! }* f" |5 v/ \
8 z+ }% e7 p# Z! G* J" Q& Q作为全球领先的电子材料供应商，汉高从半导体封装到电路板组装，从显示屏材料到散热管理，能够为全球及中国众多客户提供全方位电子材料及解决方案。对于SiP市场的发展，汉高也对此有着独到的看法。7 T7 \# j+ u5 x) J8 S; X: r
6 W, O2 W" l* B汉高认为，手机穿戴装置与射频模组 5G手机以及智能手表等穿戴装置是目前推动SiP向前发展的主力，而高端电脑处理器、伺服器等应用则是SiP未来的成长动力。, f/ L; g7 N: K' C
5 {$ Q2 d6 G" F ^就SiP材料领域而言，“可以想象异质化整合与微型化是SiP封装的必要技术”，汉高相关负责人表示：“异质整合跟微型化在这的意思是，将两个、甚至多个不同性质的电子元件整合在一个Package中，除了要解决空间限制，更要解决散热以及电磁波干扰的问题。”7 `! R6 F; G! f, j
0 R, ]8 U. U3 R( L. P为了满足市场对SiP材料的需求，汉高推出了可用于功率IC和分立器件的半烧结芯片粘接胶，以满足更高的散热需求，此外，汉高还陆续推出了专为倒装芯片器件而设计的毛细底部填充剂以及保护盖及强化件粘接粘合剂。3 I, I+ z4 Q/ H% \
4 r2 u) E- [3 I* \2 ?
值得一提的是，汉高还推出了芯片级电磁干扰（EMI）屏蔽解决方案，这些技术包括在封装体内提供分腔式的屏蔽保护和在封装表面提供覆膜式屏蔽保护。分腔式和覆膜式电磁干扰屏蔽保护可以实现更小、更轻薄的电子产品设计。$ _! }" x$ j# B' ^9 R# ~2 F) V
9 Z& w5 I! j! a9 o据汉高相关负责人表示：“汉高的粘胶技术能够灵活满足单层芯片的多种需求，优秀的可靠性与粘结性能，兼容多种喷雾涂覆和点胶方式，这种方式投入成本低，制程简单洁净。”9 o" t; ]4 O3 C- I) d& J5 r! n
. p' D& e; {3 [. X$ i1 v7 wEDA在SiP市场扮演的角色# S* \% i/ J8 R& D
: m" I! T) ]$ E% J9 x
除了材料方面以外，在芯片设计越来越复杂的情况下，EDA工具在半导体产业链中的各个环节也起到了重要的作用。SiP作为新兴的封装技术技术之一，同样离不开EDA工具的支持。
; X2 x. I: S& g
( U+ \% s8 v9 @) w4 u7 i8 Z7 ?SiP的发展，促进了EDA工具迭代。SiP的到来，对EDA产生的影响首先是适应设计方法的改变。cadence公司产品市场总监孙自君先生指出，如何简化SiP的设计过程将是推动对系统级封装（SiP）芯片技术需求的最关键能力。一个完整的设计流程与工具支持将使得产品开发工作大幅简化，工具对未来技术的扩展性，向下兼容以及数据交换的标准化都是必要的考量点。
2 D* W( ^ O" j( J+ @! q$ Y! t% [$ S9 U% ~& q) C
从系统芯片（SoC）过渡到SiP的设计方法，给芯片设计人员和封装设计人员都带来了新的挑战。对硅基板的布局和验证提出了新的挑战。诸如LVS, Layout vs. Schematic和metal balance金属平衡之类的需求以及为顶级连接性定义和管理top netlist的要求变得至关重要。
{0 h1 x4 w/ j$ Q9 c0 o- Y" l1 Z0 X0 |9 B; M8 Y8 j- K
因为小型化紧凑化，除了电性之外，电与热的交互也需要非常完整的设计能力，包括热感知设计方法，E-T Co-simulation。最重要的是，采用多个Chiplet进行布局和验证设计将给IC设计团队和封装设计人员带来新的挑战。扩展以支持多个Chiplet的设计工具和方法对于项目的成败至关重要。( S, f/ O( f' q4 t. X9 j2 o
3 G" f, c. v% K9 v @# C其二是对标准化提出了新的要求，Cadence指出与传统的硬Hard IP layout 或Soft IP netlist相比，经过物理实现和测试的Chiplet是更好的选择。这些Chiplet是下一代设计的关键。今天已经有许多用Chiplet来构建和设计的产品，但是其中的大部分工作还是要人工完成。就是说，几乎所有基于Chiplet的设计今天都在垂直集成IDM （垂直整合制造）的公司中完成，这些公司还设计了模块化或分解的SoC。基于Chiplet的架构向主流市场的扩展，使Chiplet变得广泛可用。9 s3 u: t7 O8 }4 g; ~
4 R9 R; g9 x# y商业化Chiplet的愿景将要求IP提供商在进一步发展之前，先帮助使用者挑选出合适的商业模型。例如如何计价。
4 @/ a8 g' c; N: ~+ `4 q0 a1 R. r, { N) ~) |( [% p$ b# V
这种基于Chiplet的架构允许设计人员直接应用IP，而无需考虑其不同的工艺节点或技术如模拟、数字或混合信号。设计师可以专注于他们为设计带来的功能实现或价值提升。
& q2 t6 k& a. A
8 t1 O4 m6 c, Q# n0 C可以帮助实现这一愿景的一个显而易见的领域是Chiplet标准的开发技术和设计文档编制。包括 I-O间距、通信接口和相应的产业技术标准的适用性，low power/low BER,low latency 还有Tool kit与设计参考PDK。& d( [- _2 A$ C5 u8 p( u" R
6 d3 V3 T$ Z7 a& J9 B/ d( p) Z n' i8 B
所以一套经过多个业界领先的厂商共同探讨的完整设计流程，从数字IC、模拟和混合信号设计、先进封装三个方向切入的设计体系，将设计与仿真流程融合在一起将是产业能不能抓住市场机会的重要先机。
$ g' k0 Z {2 i& |6 U5 c
+ _3 c" M7 Y- j; F2 Q
* _$ _* _9 C+ s+ Y; y7 D9 ]
; _+ w* g, k h |3 ^( ?+ \, q孙自君先生表示：“在整个IC封装生态系统方面，我们看到所有大型半导体代工厂现在都提供其先进封装的版本。通过采用参考流程和PDK来支持设计团队的新方式，这在很多方面为封装界带来了新的想法。这是一个新的机遇，也许利用通用开发PDK设计套件或是封装参考流程，可以用合理的成本推动新的产业的升级动能。Cadence自2007开始就协助业界开始设计3D IC，目前在市场上已经有很多众所周知的产品，如领先的手持通讯产品就是采用Cadence的工具设计和制造，也是现在唯一的3D IC全流程设计工具公司。”
9 J% a; @) j; E) W( c7 q
5 H1 e: M" p8 M1 A0 h/ v* a( E( u! |# s
5 V. `# n# ~6 g# m/ _" X- W3 J
同时，随着全球电子化进程的开展，电子产业发展兴旺，手机、电脑等产品的出货量长期稳居世界第一，消费电子、电动汽车等产业也带来了大量的消费需求，目前中国已成为全球第一大消费电子生产国和消费国。市场需求的爆发式增长必定推动上游半导体产业的高速发展，对于封测环节更有望深度受益。 x# k1 _( r# ^! |5 t( u
0 \: |( F8 {+ x" i' p
1 Y1 Y" i6 l8 j! h/ U% l2 U# J% t) @
就用于SiP市场的EDA工具而言，Cadence认为未来的竞争将围绕三个方面展开：
" t7 n: H9 m- ?, K
% e6 T) f, e( k0 l一、系统架构：设计规划，局部优化，全局最佳化、功能管理) z8 T H. |/ \: t" _ S
二、设计互连：顶层netlist，布局规划，RDL，interposer，Die Stackplanning and Layout
/ c3 ]5 i8 ?" g# c5 N' i1 N三、功能验证：On/off chip SI,PI, EM, IR,Electrical-Thermal, CMP, Step Height, Local Planarity, physical verificationand test, and DRC% [0 ?5 z9 M9 z/ I K: X& s
; G9 b" M( x+ [. l- Y! l7 X* B+ d除了上述文中所提到的传统OSAT、材料和EDA方面对SiP市场发展产生了一定的影响，设备、电子制造商等也是SiP产业链中不可忽视的环节。为了进一步加强SiP产业链之间交流，ELEXCON电子展暨嵌入式系统展同期将举办中国系统级封装大会（SiP Conference China）。' N& D6 Q, K1 @0 v& K& x
6 ]1 i2 J4 U" I2 k
根据官方消息显示，2021年的SiP系统级封装与先进封测专区暨第五届中国系统级封装大会将于2021年9月1-3日亮相ELEXCON深圳国际电子展暨嵌入式系统展，展示业内领先企业及尖端技术产品，三天的精彩活动，囊括了优秀的电子系统设计、SiP封装专业知识、以及SiP设计链的方方面面，同时汇集了OSAT、EMS、OEM、IDM、无晶圆半导体设计公司和硅晶圆代工厂以及原材料和设备的装配和测试供应商，让IC设计与封测、SiP封装、EMS/OEM组装、半导体材料及制造设备等优质厂商汇聚一堂，共襄5G时代SiP封装领域新商机。 |
|
/1 
发表于 2021-6-15 09:48
收藏
淘帖
支持！
反对！