时序等长的疑问？

aesther · 发表于 2008-5-27 14:43

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

在小系统中
要求DATA中的每根信号相等
还是要求Data=address=clock?

docow · 发表于 2008-5-27 16:15

如果能做到的话后者更好
毕竟数据，地址，时钟工作时是一个整体

cmos · 发表于 2008-5-28 10:26

按理说，如果看clock沿操作的话，clock的信号要最早到
其次是address,看到地址信号，以后再取data

但事实非如此，因为clock，data,address的拓扑是不同的，而且data是双向的。并且在芯片封装内所采用管脚模型也不同。如果还有匹配的话，就差更多了。

所以这3组之间不是简单的a=b=c等长关系，而是等长的逻辑等式.具体的要看你的芯片layout guide或者reference board.

如果都没有，就要做板仿了。

mark0908 · 发表于 2008-5-28 10:50

可能別人發了類似的貼
你搜下貼看看

帐号		自动登录	找回密码
密码			注册

时序等长的疑问？

EDA365欢迎您登录！

评分

浏览过的版块

推荐内容 /1