TA的每日心情 | 开心
2020-9-2 15:04 |
|---|
签到天数: 3 天 [LV.2]偶尔看看I
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
经过漫长的流程，从设计到制造，终于获得一颗 IC 晶片了。然而一颗晶片相当小且薄，如果不在外施加保护，会被轻易的刮伤损坏。此外，因为晶片的尺寸微小，如果不用一个较大尺寸的外壳，将不易以人工安置在电路板上。因此，本文接下来要针对封装加以描述介绍。" u# H2 K- ^: s4 b1 U
; U7 l3 |& P7 k 目前常见的封装有两种，一种是电动玩具内常见的，黑色长得像蜈蚣的 DIP 封装，另一为购买盒装 CPU 时常见的 GBA 封装。至于其他的封装法，还有早期 CPU 使用的 PGA（Pin Grid Array；Pin Grid Array）或是 DIP 的改良版 QFP（塑料方形扁平封装）等。因为有太多种封装法，以下将对 DIP 以及 GBA 封装做介绍。
1 w p7 f1 `9 U* ~! j- r) y$ u/ S: d* k7 y/ O9 x$ u& z
传统封装，历久不衰- K$ y R \* n( g: \. N# l% \
3 H# S8 g8 X- P! c5 }
首先要介绍的是双排直立式封装（Dual Inline Package，DIP），从下图可以看到采用此封装的 IC 晶片在双排接脚下，看起来会像条黑色蜈蚣，让人印象深刻，此封装法为最早采用的 IC 封装技术，具有成本低廉的优势，适合小型且不需接太多线的晶片。但是，因为大多采用的是塑料，散热效果较差，无法满足现行高速晶片的要求。因此，使用此封装的，大多是历久不衰的晶片，如下图中的 OP741，或是对运作速度没那么要求且晶片较小、接孔较少的 IC 晶片。
" U R4 q( o G! B( @3 b( e3 [" F- ]& Y* h$ v$ w h+ l+ I
( u2 y, E9 H$ E: w2 R$ Z# ^6 N 至于球格阵列（Ball Grid Array，BGA）封装，和 DIP 相比封装体积较小，可轻易的放入体积较小的装置中。此外，因为接脚位在晶片下方，和 DIP 相比，可容纳更多的金属接脚，
7 b7 D4 ?; B; }' ?; s3 W2 o5 B- ]% e2 L0 ]+ S# z7 q. O2 k) `. A
相当适合需要较多接点的晶片。然而，采用这种封装法成本较高且连接的方法较复杂，因此大多用在高单价的产品上。1 M2 }, b) D) ^. F- i
$ F4 D; r- N; k8 F/ }/ }5 h7 W" d
M1 d* N5 Z( A2 z& b9 C 行动装置兴起，新技术跃上舞台
- w0 {1 j* \ {. c9 R1 I5 Y- S1 e( R) v; f2 C
然而，使用以上这些封装法，会耗费掉相当大的体积。像现在的行动装置、穿戴装置等，需要相当多种元件，如果各个元件都独立封装，组合起来将耗费非常大的空间，因此目前有两种方法，可满足缩小体积的要求，分别为 SoC（System On Chip）以及 SiP（System In Packet）。
. h9 b) a- F6 W( T# S O% A
" m4 n5 a. ?2 I2 v9 k! M 在智慧型手机刚兴起时，在各大财经杂志上皆可发现 SoC 这个名词，然而 SoC 究竟是什么东西？简单来说，就是将原本不同功能的 IC，整合在一颗晶片中。藉由这个方法，不单可以缩小体积，还可以缩小不同 IC 间的距离，提升晶片的计算速度。至于制作方法，便是在 IC 设计阶段时，将各个不同的 IC 放在一起，再透过先前介绍的设计流程，制作成一张光罩。
$ l6 r/ E8 ?5 C; t {3 ]% a5 a% S8 z8 n9 g) T. x2 L
然而，SoC 并非只有优点，要设计一颗 SoC 需要相当多的技术配合。IC 晶片各自封装时，各有封装外部保护，且 IC 与 IC 间的距离较远，比较不会发生交互干扰的情形。但是，当将所有 IC 都包装在一起时，就是噩梦的开始。IC 设计厂要从原先的单纯设计 IC，变成瞭解并整合各个功能的 IC，增加工程师的工作量。此外，也会遇到很多的状况，像是通讯晶片的高频讯号可能会影响其他功能的 IC 等情形。
1 e8 A% `7 ^! d
6 k( x( L1 G. M2 Z4 C$ s: s. o 此外，SoC 还需要获得其他厂商的 IP（intellectual property）授权，才能将别人设计好的元件放到 SoC 中。因为制作 SoC 需要获得整颗 IC 的设计细节，才能做成完整的光罩，这同时也增加了 SoC 的设计成本。或许会有人质疑何不自己设计一颗就好了呢？因为设计各种 IC 需要大量和该 IC 相关的知识，只有像 Apple 这样多金的企业，才有预算能从各知名企业挖角顶尖工程师，以设计一颗全新的 IC，透过合作授权还是比自行研发划算多了。
, s& L6 I# d4 S! `3 u# ~
* W3 q) B% x0 q' b6 G N9 L' H 折衷方案，SiP 现身2 Z8 g) A. K0 M1 J
% S3 c( o2 @: n4 C% _, S4 V 作为替代方案，SiP 跃上整合晶片的舞台。和 SoC 不同，它是购买各家的 IC，在最后一次封装这些 IC，如此便少了 IP 授权这一步，大幅减少设计成本。此外，因为它们是各自独立的 IC，彼此的干扰程度大幅下降。# v2 Q3 y) L& Q b) {6 p$ H1 s
& q8 }8 b' b/ [9 ? Q0 _+ W ▲ Apple Watch 采用 SiP 技术将整个电脑架构封装成一颗晶片，不单满足期望的效能还缩小体积，让手表有更多的空间放电池。（Source：Apple 官网）$ V0 U0 V: D# m8 l# f7 N# i1 |
$ S2 n6 j- L8 @" L) Y
采用 SiP 技术的产品，最着名的非 Apple Watch 莫属。因为 Watch 的内部空间太小，它无法采用传统的技术，SoC 的设计成本又太高，SiP 成了首要之选。藉由 SiP 技术，不单可缩小体积，还可拉近各个 IC 间的距离，成为可行的折衷方案。下图便是 Apple Watch 晶片的结构图，可以看到相当多的 IC 包含在其中。
3 L, L0 f ^# I+ ~! ~' x$ V% o/ Y; L
▲ Apple Watch 中采用 SiP 封装的 S1 晶片内部配置图。（Source：chipworks）4 _# M7 x: M: @
0 g, r3 |# h' D V# d P2 F
完成封装后，便要进入测试的阶段，在这个阶段便要确认封装完的 IC 是否有正常的运作，正确无误之后便可出货给组装厂，做成我们所见的电子产品。至此，半导体产业便完成了整个生产的任务。/ X6 k2 }$ T: y+ U1 |1 h5 G: @; L
2 |7 i4 I- t c. ^+ a |
|
/1 
发表于 2021-3-1 13:38
收藏
淘帖
支持！
反对！