一组16路的lvds总线，频率为96m，在放置收端100欧电阻有什么要求呢？

bluefoxde · 发表于 2008-5-8 16:31

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

一组16路的lvds总线，频率为96m，在放置收端100欧电阻有什么要求呢？
具体问题描述如下：
我在检查pcb时发现，100欧的电阻到收端的距离差别较大（最大1cm），但是由于FPGA的正面无法放置，只能在背面。
而背面首先是滤波电容。LVDS总线收端电阻只能放置在FPGA的边上，这样导致了电阻到收端的距离差别较大，高手请
发表看看，该布局是否有问题，多谢！！！

pcb007 · 发表于 2008-5-8 21:29

1CM约400mil，感觉问题不大，但要注意：
（1）LVDS要先经过电阻再到接收端；
（2）LVDS的2根线要等长。

liqiangln · 发表于 2008-5-9 17:29

100欧的电阻到收端的距离差别较大（最大1cm），
就是接收pin到电阻的距离，最大的距离是1CM，建议pin到电阻的距离等长，总差分线也等长。

bluefoxde · 发表于 2008-5-15 16:47

多谢大家的建议，在layout时我会注意的。

帐号		自动登录	找回密码
密码			注册

一组16路的lvds总线，频率为96m，在放置收端100欧电阻有什么要求呢？

EDA365欢迎您登录！

!

多谢大家的建议，在layout时我会注意的。

浏览过的版块

推荐内容 /1