sigrity power SI-ERC-Trace Imp/Cpl/Ref Check仿真耦合阻抗

e1100 · 发表于 2024-6-3 14:36

您需要登录才可以下载或查看，没有帐号？注册

x

各位大佬，请教一下，sigrity power SI-ERC-Trace Imp/Cpl/Ref Check 仿真耦合阻抗时，如图箭头位置第二层参考地不完整，软件不报阻抗参考平面不完整，是哪里参数还需要设置？

Getaway · 发表于 2024-6-4 14:09

我也是刚开始学，也遇到这个问题

645071325 · 发表于 2024-8-4 23:08

这个信号有几个参考层，看下参考层结构，这里是不是不是参考你看到这个不连续的层。

e1100 · 发表于 2024-10-16 09:38

645071325 发表于 2024-8-4 23:08/ T) y* l7 j- G4 I' B
这个信号有几个参考层，看下参考层结构，这里是不是不是参考你看到这个不连续的层。

siwave 是仿真出来的，sigrity不行

帐号		自动登录	找回密码
密码			注册

[Cadence Sigrity] sigrity power SI-ERC-Trace Imp/Cpl/Ref Check仿真耦合阻抗