封装的装配层和丝印层的refdes导入到pcb后丝印层的refdes不见了装配层多了一个refdes

雪松 · 发表于 2020-4-13 22:47

您需要登录才可以下载或查看，没有帐号？注册

x

画封装的时候在assembly_top和silkscreen_top都添加了refdes，网表导入到allegro后，两个refdes都跑到了assembly_top层，silkscreen_top层的refdes不见了，是哪里出错了呢？

這侽孓譙悴丶 · 发表于 2020-4-13 23:59

把你的封装文件发上来看看

周复 · 发表于 2020-4-14 06:51

谢谢。。。。。。

dzkcool · 发表于 2020-4-14 07:51

可能画封装的时候你把refdes都添加到assembly_top层去了，最好是能上传文件或截图出来看看

雪松 · 发表于 2020-4-14 20:48

這侽孓譙悴丶发表于 2020-4-13 23:59
, p( Y Q7 @$ [2 c4 H: W把你的封装文件发上来看看

麻烦帮忙看一下，我明明就是在assembly_top层和silkscreen_top层各添加了一个refdes，哪个环节错了呢

雪松 · 发表于 2020-4-14 20:53

dzkcool 发表于 2020-4-14 07:51
0 L, t' E3 Z1 i4 O: k h4 E3 h# j可能画封装的时候你把refdes都添加到assembly_top层去了，最好是能上传文件或截图出来看看

两个pcb文件中的截图，两个封装库中的截图

雪松 · 发表于 2020-4-14 20:56

工程中大概有200个件，只有十分之一的件的refdes显示是对的，其他都是上面这种情况。

帐号		自动登录	找回密码
密码			注册

推荐内容 /1