DDR 的DATA电平应该是多少　（附图　请教）

kevinsz · 发表于 2009-8-28 18:34

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 kevinsz 于 2009-8-28 18:36 编辑

DDR 的DATA电平应该是多少？
我本来是要用示波器看眼图的，但是电平很奇怪，请教一下这样的电平是为什么。有时的电平应该已到中线，那怎么进行区分呢？还有有抖动现像，控制器的时钟不是固定的？
请大家一起来讨论一下。这样的系统运行好像没有问题。（没有经常死机）
ARM 9 系统，ＤＤＲ　：　NT5DS64M8BS-5T 2.5v CLK: 133

( 图５、６为地址波形）