|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
: u3 H6 H3 _( L1 b& X$ ^ \$ o 摘 要 | 挠性电路的特性驱使挠性电路市场持续快速的增长，同时市场的需求驱使挠性电路技术的日趋发展，高密度互连技术在挠性印制电路板中的应用正是迎合市场需求而快速发展起来的。面对HDI的挑战，领先的挠性电路制造商转向新的材料，提高标准材料的样式，以及新的制作工艺技术。本文介绍了高密度挠性电路对材料的要求以及近几年发展起来的高密度挠性电路材料。
; b+ f Z/ U, {) E% t2 e% h
9 e) j; c6 @7 Z! m4 V# Y- E 关键词 | 高密度互连，挠性板材料，无胶基材4 z: q; p8 m( I
& }( g2 b, R/ h
$ o! c' `. o3 D
消费者持续地追求更轻、更小、功能更多的电子设备，这样给挠性电路新的应用提供了更多的机会，挠性电路更易于轻、小的设备设计使挠性电路变得越来越通用，在许多使用刚性板的领域开始在逐渐地被挠性板所替代，例如COF(chip-on-flex)的应用，挠性电路局部的复杂性已经等同于刚性多层板，挠性电路的作用也从仅仅互连转移到功能性的电路板。挠性电路的特性驱使挠性电路市场持续快速的增长，同时市场的需求驱使挠性电路技术的日趋发展，高密度互连技术在挠性印制电路板中的应用正是迎合市场需求而快速发展起来的。) H H5 `7 v8 @8 ^
f' S$ Y \) x+ x$ [ 近几年的市场趋势显示，高密度互连技术即HDI 的增长速度是普通线路的二倍多。HDI电路通常指线路的节距小于8mils(200μm)，孔径小于10mils(250μm)。超HDI(Ultra-HDI)——HDI的一个分支，是指节距小于4mils(100μm)，孔径小于3mils(75μm)。$ ]7 T+ b: ^; g% W
3 X1 Z+ F0 P! @8 Q; G$ v
据估计，驱使HDI挠性板增长的最重大的应用是在手机和其它的手持通讯和计算机设备(如PDA等)，其它的高增长应用有用于芯片封装的带式挠性板、硬盘驱动器的悬浮式挠性电路和互连、平面显示器的挠性板、以及喷墨打印机墨盒的挠性电路等。 ?5 }0 {+ G8 N- c8 {! c# s, l6 {
在当今快速变化的市场竞争中，很显然挠性电路制造商必须要调整设计能力、选择材料以及制造工艺，以确保处于有利的竞争地位。
! ?1 z _7 ^1 ]9 S5 N# O: x/ _$ v! d, i2 i& h) D3 P0 a9 b7 Z
一、高密度挠性电路对材料的要求
4 V: j" E8 [9 b$ R
1 d6 P$ t" h# v 挠性电路制造商希望在日益兴旺的HDI挠性电路市场上占据有利地位，就必须开发有效的节省成本的HDI制作能力。面对HDI的挑战，领先的挠性电路制造商转向新的材料，提高标准材料的样式，以及新的制作工艺技术。通常，使用一种新的材料，制造商就必须改变其工艺或投入一些新的工艺技术。3 v" ]+ m, e; y# Z
+ l0 a3 N2 h2 [8 r) N) k 近十几年来，为了满足HDI设计及应用的需求开发了许多高密度挠性电路用材料，它们包括高性能的基底膜、无胶基材、液体PI树脂，感光覆盖层等，见表1。5 i q9 l9 b4 x' V, m9 s; W1 _, b6 j
/ }4 z" q g; ~) |' w- z* _表1 高密度挠性电路用材料7 L6 _8 d1 N9 P) T! J
( R$ g; ]: Q# q" y
3 N1 I$ P4 ^; w7 z9 z/ Q
. t. S& \* v6 j. t HDI应用要求更加精细的线路和更小的导通孔，因此在挠性电路制作时需要更薄的导体层和基材，然而薄基材的物理性能往往难以满足技术要求，表2列出了一些性能不足之处。
! i& I; ]; T6 I6 J9 L4 Y' Y, g! M" [
高密度挠性电路对材料的要求主要体现在以下方面：
7 Y+ v/ A, i4 p- Z0 j' `
- }; U+ F0 m' H+ A (1) 挠性材料的尺寸稳定性- `$ n( o5 W3 u {7 g# Q. |+ m! f
7 K: J8 R/ y4 P8 ]* V) m/ U/ C! i 过去，使用挠性板和刚性载板可以感知到的缺点之一是挠性材料在制作过程中有较大的尺寸变化，挠性电路最常用的基材——PI膜在电路制作中随着在膜及基材的层压中产生的应力的消除就会收缩，这种收缩会影响到电路层和覆盖膜的对位，以及安装组件的对位。电路制造商，尤其是挠性板制造商都非常关心材料的尺寸稳定性，在HDI电路中更是如此。薄的材料将会影响到FPC的性能和生产良率，在高密度挠性电路制作中材料的尺寸稳定性是影响良品率的主要因素。要得到高可靠性的高密度电路产品必须要解决材料、结构和制作过程间的矛盾。" G, J/ n1 |2 q, g9 ^! M
$ b: A6 H4 D) {$ [
表2 高性能材料的不足之处% g( a, a/ P8 A. x5 B, Q
; I9 q3 f! ]7 b7 r2 \. W! W
4 r, N& R3 G( k% k/ g
+ B2 c+ `8 S* a+ s8 Q# a (2) 挠性材料粘结剂的抗电迁移性
9 d; f# a' }+ n0 N0 [6 E0 W9 n, p0 V# l( }) v3 H$ u6 Z6 Z' |% K
在挠性电路中电迁移是一种导致电路遭到破坏的现象，有一些类型的挠性电路粘结剂当处在潮湿、温度升高以及出现偏电压时电路线中的铜离子能够通过粘结剂发生移动，从而在正极和负极间连成一条线。当离子在铜导线之间开始排列时，这种丝开始时呈树枝状或闪电状，在极端情况下，这种丝在两条线之间连接起来达到一定的厚度就会引起短路。
* {: N( y O! i. `& P+ N# q& X: h' c0 W: S2 A
随着电压以及线路密度的增加，由于电迁移引起的电路可靠性问题也明显增加，因此，HDI的应用代表着潜在的危险也增加，线路设计者必须要意识到这些潜在的问题并且采取措施来预防。目前有一些挠性材料就是设计成抗电迁移，即使是在恶劣的环境条件下。这一点对于HDI挠性电路设计者和制造商来说是至关重要的。
; E2 }# y5 S* ?1 _7 b5 F. ^8 t
: t3 s: G+ S3 t$ _3 r) x (3) 薄的和低型面铜箔! N/ Y. l5 d0 g6 H; O1 q& W
, ]# L( n( g# t9 j& [+ i
要达到HDI的挠性电路的主要方法之一是通过使用薄的、精细颗粒的以及低型面铜箔，常规挠性电路用的标准铜箔通常的厚度是1oz(35μm)，对于普通密度的图形，1oz 铜箔可以提供合适的性能，可是对于HDI的应用，多数的制造商是采用1/2oz(18μm)、1/3oz(12μm)，甚至是1/4oz(9μm)的铜箔。* p J' [) A2 e; S
3 a6 D9 D8 f G% J
(4) 覆盖膜粘结剂流动度的控制0 g# e7 g$ N9 N" w' f# ^5 S
* i4 N* B4 @8 U8 w
在HDI电路中使用覆盖膜最主要的是制作小的窗口(也可能彼此靠得很近)，以及确保窗口在层压时不被粘结剂填充，以防暴露的铜被覆盖，因此，选择HDI用的覆盖膜材料必须要严格控制其流动性能。太小的流动性会在精细线路间产生空洞，降低电绝缘性能；太大的流动性会覆盖窗口。不是所有的挠性粘结剂有这种性能，与刚性板制作中的“低流动度”的半固化片相类似。制造商必须选择合适的覆盖膜以及根据粘结剂的流动性选择合适的层压工艺。
' U( V5 E/ ]7 j. j9 D% `) t$ }5 S) H3 M" N
二、高密度挠性电路材料% U) |( [& K: G# h" ]' X
8 Y' U, J: h8 z' y" I% k; Y 挠性电路的基本材料包括有基底材料、导体和覆盖层，基底材料和导体通常是压合成覆铜箔层压板。下面将介绍几种重要的用于HDI挠性电路的材料。
$ \. B8 F; ^2 u- t/ c8 J% ] `: i8 V- F z/ m4 i
2.1 导体材料, Q7 A8 f+ e8 m! C' \9 K" d8 ?5 F
% h1 |* n( V% V% _. f
要达到HDI的挠性电路的主要方法之一是通过使用薄的、精细颗粒的以及低型面铜箔，常规挠性电路用的标准铜箔一直是压延铜箔(RA)，通常的厚度是1oz(35μm)，对于普通密度的图形，1oz RA铜箔可以提供合适的性能，可是对于HDI的应用，多数的制造商是采用1/2oz(18μm)甚至是1/3oz(12μm)的RA铜箔。压延铜箔的成本是随着其厚度变薄而升高，厚度薄、蚀刻速度快的铜箔其成本就高。毫无疑问，1/2oz的金属箔层压板将成为HDI应用的标准材料，1/3oz铜箔的应用将会增加。将来，RA铜的厚度可以低于10μm ，可以制作成载体铜箔，但是，工艺和材料成本将会大幅度提高。
( C$ O" } |( E& `0 ~ A/ u8 B
0 p5 C! F& \& ^) V; [4 T! R4 p5 c
# V2 Q5 s! D& N, \. S: j- F# \
7 Q! I% h# x5 d* E. C/ [; V! O6 n
! O& L1 F5 c& {0 r
9 j. O9 o' T3 G% z
4 U' n% X' Y. Q' W( B6 H% p |
|
/1 
发表于 2019-12-4 10:25
收藏
淘帖
支持！
反对！