allegro怎么可以忽略原理图和封装引脚不匹配的情况，在pcb中放入封装？

duanxingzi · 发表于 2019-7-16 09:03

您需要登录才可以下载或查看，没有帐号？注册

x

原理图中有些不用的脚都没有加上，那要怎么在忽略原理图和封装引脚不匹配的情况，在pcb中放入封装？

dzkcool · 发表于 2019-7-16 09:20

用第三方网表

這侽孓譙悴丶 · 发表于 2019-7-16 10:22

第一方网表调入比较严格，要求PCB封装和原理图封装一一对应，第三方网表调入允许PCB封装PIN脚比原理图器件的多，但不能少。所以这种情况你可以导第三方网表，但是第三方网表不支持原理图与PCB交互。各有利弊，自己斟酌选择。

杰1111 · 发表于 2019-7-16 14:51

学习了

duanxingzi · 发表于 2019-7-16 16:25

這侽孓譙悴丶发表于 2019-7-16 10:22+ }3 O$ W8 L8 @$ h: m$ s
第一方网表调入比较严格，要求PCB封装和原理图封装一一对应，第三方网表调入允许PCB封装PIN脚比原理图器件 ...

感谢

梦、相随╮ · 发表于 2019-8-2 14:55

学习了

茸茸88 · 发表于 2019-8-19 11:01

学习

帐号		自动登录	找回密码
密码			注册

推荐内容 /1