当在同一个PCB层的时候，GND和VCC相交的时候，我应该去隔开谁呢，才能把影响降低到...

pegngf · 发表于 2019-7-29 14:54

您需要登录才可以下载或查看，没有帐号？注册

x

当在同一个PCB层的时候，GND和VCC相交的时候，我应该去隔开谁呢，才能把影响降低到最小。感谢！

ygcgsa · 发表于 2019-7-29 17:08

这种情况在Power plane中会遇到。

Colbie · 发表于 2019-7-29 17:11

我的建议

1. 哪一层被较多较重要信号当作参考平面，就保持完整
2. 被分割的平面可以在表层用跳线再短路
3. 在两个分割处分别用缝补电容跨分割，亦有上述第二条的效果。

cat12620 · 发表于 2019-7-29 17:12

Colbie 发表于 2019-7-29 17:11' s4 E- N0 O. R% e9 p+ _9 }4 [ `" Q
我的建议
) [, r! k. L a4 w: u# Z( r: n5 l1 E- m* V# J. S8 Z4 U
1. 哪一层被较多较重要信号当作参考平面，就保持完整

同意这种做法！
应该效果会很好。

Allevi · 发表于 2019-7-29 17:13

最少保证10mil以上的距离吧，当然要视电源的电压而定，防止高压和低压击穿放电。

haiyun0921 · 发表于 2019-7-30 13:45

Allevi 发表于 2019-7-29 17:139 D! [9 `' J8 R4 d0 `/ i4 A. ~0 h1 S* \
最少保证10mil以上的距离吧，当然要视电源的电压而定，防止高压和低压击穿放电。

是的，关键信号参考完整的GND平面

lyr1983119 · 发表于 2019-7-30 17:03

一般是隔开VCC吧。。GND的完整性一般优选于VCC

帐号		自动登录	找回密码
密码			注册

推荐内容 /1