|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
在网上查了下，ARM与FPGA间的通信可以“存储器+中断”的方式实现，但是仔细想了下，这个在FPGA端具体怎么实现呢？: G3 @7 s5 J: J+ v( b
data_a[15……0]与q_a[15……0]怎么一起跟ARM的数据线连在一起呢？2 q7 ^6 ~" Z6 t! u
ARM上发出的片选信号（nGCSx）是接到FPGA上的enable上么？
1 ^1 h' V5 u6 i, Jclock也是由ARM发出的，对吧？
9 n4 R/ M/ f1 H- U2 h* _有谁有做过么？希望给点提示。谢谢！！！
" t, n- }8 f0 N5 n8 v( ~; Q. D$ ^4 v6 o" Y
" p/ Y: \8 l' L2 ?" N) U8 H& D
$ l* A3 c/ c, m) m0 t. a
0 p5 X6 d- C& U. C% F4 o- g* s, x9 {' M+ o+ f2 R- j1 T4 w
! f D" U; n/ Q" s4 ]
5 N: k$ o2 Q5 R; t0 d3 i6 ^, J, W$ Y! _
4 C; L5 c; L2 I. C0 _+ M3 ^& y
|
|
/1 
发表于 2019-7-23 16:50
收藏
淘帖
支持！
反对！