|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
keystone架构组成部分
. ]6 Q4 T; n$ ?4 K# w
* _4 `& p. ^5 U6 r0 I, z( ]+ N2 Q) s: v
1）.全新的C66x定点/浮点内核：速度高达1.25GHz的高性能DSP内核，单个器件上可实现最高320GMAC和160GFLOP定点及浮点整合性能，整合多个DSP，节省板级空间，降低成本和电源需求。
# X l# P; F6 ]8 m' h, Q# B$ H! e( ?8 W: o0 V
; q# O! H2 j( s# q7 f2）.可配置协处理器：用于减轻系统微处理器的特定处理任务。
. g( i- [1 o: [* p4 |
1 Y* r; Y$ Y, V. l; R- r
6 C2 p. ~3 F+ B) D# {3）.层级存储器：重点讲述。
4 t+ E" m$ d: }+ g0 s& _
/ v m* q$ u+ N& ~
" g2 d+ Q P/ [/ u4）.TeraNet交换结构：芯片内部总线矩阵。. H, t3 a/ I) `) x9 v" Q# D
) H$ k+ X+ I9 ~% _+ J# |3 a( G& t" y# S
5）.多内核导航器（Multicore Navigator)：将上述组件连接在一起，是一个创新的基于包的管理器，它控制8192个队列，当任务被分配到队列，多核导航器提供硬件加速分配（把任务分配给相应的可采用的硬件），不需要耗费TeraNet资源，包的搬移不会被内存存取阻塞。
% B% t% Z) B$ S8 i0 v' V/ k9 ?' Y4 q$ ?5 P$ F
$ }' v+ y0 h1 {; A/ N1 t
& u) K' L# I, C' x9 R
( G9 K% u: b. \. L2 v1 d- {* L3 r. _
" h0 K5 c$ O# W, \# \
2 G- v# S) D2 Q! A+ s |
|
/1 
发表于 2019-7-18 10:51
收藏
淘帖
支持！
反对！