该用户从未签到
您需要 登录 才可以下载或查看，没有帐号？注册
ARM處理器的Cache,MMU與MPU管理機制是透過Coprocessor #15實現的,當今天系統發生處理器的PC值指到一個無效的記憶體位置時,就會觸發Prefetch Abort,然後處理器會更新Coprocessor #15中的IFSR(Instruction Fault Status Register) 的錯誤狀態碼,以及更新IFAR(Instruction Fault Address Register)紀錄觸發Prefetch Abort的記憶體位置.
; o( b) T/ Q7 `1 e! [
$ e" G: a( `4 J
下载资料威望不够？点击查看获取威望的N种方法>>
举报
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-11-24 17:47 , Processed in 0.203125 second(s), 23 queries , Gzip On.
深圳市墨知创新科技有限公司
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050
/1 
发表于 2019-6-25 10:34
收藏
淘帖
支持！
反对！