EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 alexwang 于 2019-1-16 13:58 编辑
3 W4 }' u8 S! ^! e8 o# K+ k
8 z* g" s# U6 ^: Y$ [高速信号-交流耦合电容 EDA365原创 作者：John / z- N& }, L; D2 y% ]$ m
我们在处理高速差分信号的时候，经常使用交流耦合，也会使用直流耦合，比如PCI Express我们看到的是交流耦合。早期光模块和芯片之间的LVPECL则更多地使用直流耦合，这篇文章我们不打算讨论什么情况下使用交流耦合，什么情况下使用直流耦合，我们要讨论的是使用交流耦合时需要解决的问题。 a2 I. L. i* K, y. F( B
f# Z" ^ }" r n! e) V3 I& h! u
很简单的一个问题， 交流耦合的电容需要选择多大？我们最常见的有0.1uF和0.01uF, EDA365网友们有想过为什么吗？为什么不选更大或者更小的？今天我们试图来用最简单的方式来解释，我们先使用频域的方式。
) @3 T! D! ~ b! p" R
◆◆1. 频域◆◆
/ s. A0 H& o9 p% B N% a- i
" r& g8 r# ^* j
以PCIE为例，我们知道PCIE内含8b/10b编码，并且我们知道它的所谓2.5Gbps (PCIE1.0)，5Gbps（PCIE2.0），8Gbps（PCIE3.0）速率指的包含了8b/10b后（PCIE3.0是128b/130b）的速率，也就波特率，这一点和以太网不一样，千兆以太网的SGMII接口速率其实1.25Gbps，去除8b/10b后比特率是1000M，所以这里的千兆指的payload速率，而且PCIE的速率指的是加上开销以后的速率。 - G/ U v1 ?! a
& v% E* g8 c5 P2 @+ P
题外话不多说，我们知道8b/10b作用是确保0和1的平衡，使得信号不会出现很长0和很长的1，防止接收端的CDR失锁，也就是去除了信号的低频部分，使得信号的频谱保持在某个频率以上。如图所示经过8b/10b编码后信号的频谱在低频段衰减了8dB ( h8 X/ n# G1 s+ Q4 H; g. L0 U
5 f. y0 N e p
那么我们怎么去除、为什么我们要去除低频，保留高频呢？各位EDA365网友可以思考一下，这还得从AC耦合的结构原理说起：
; E3 |* M' K) T4 v
1 O$ f4 h% Y+ _$ ^, I2 s; ?5 [% J
根据上图，我们进一步细化一下模型如下： , C0 u. I9 Y$ P1 P5 m6 Y& o
2 [* s# k0 p' k1 n$ @
我们看到耦合电容和传输线的特征阻抗组成了一个高通的滤波器，如下面的图所示我们需要确保此High pass filter的截止频率（绿色线）要低于信号经过8b/10b后的频谱的最低点（红色线），因为只有这样才能确保信号的能量完整的通过。
8 A F/ H7 t- }( R1 Z- F$ ?/ f
7 P$ h9 i- U# h9 X2 ^# N
下面我们来计算一下： 1. 传输线特征阻抗Zr=50； 2. AC coupling电容值为C； 3. PCIE信号经过8b/10b后的信号频谱也是已知的，用频谱仪测一下或者简单用速率（比如PCIE2.0的5Gbps）除以4简单估算一下， 因为8b/10b最长0或者1只有4位了； 下面我们就来计算电容的值：
我们很容易就能得出C的值了，简单吧。
2 b! h$ p2 R* |( o0 k! s- f5 F. r
◆◆2. 时域◆◆ ! s) c9 U2 H" [5 k) t
: A' l5 n# g; R. k1 K0 k6 w, g; H% ~; D
从时域来解释，如果不用8b/10b的话，问题有两个，请看下面这段英文的精妙论述：AC coupled data signals would have DC drifts depending on the data content. A long sequence of 1′s will lead into positive drift and many 0′s will drift toward negative voltage. 意思是说如果没有8b/10b的话，信号的长0和长1会使得信号本身发生直流漂移。 / D7 C: `% E' z) s
! ~0 U$ `2 N5 k: E1 \$ i
而加了8b/10b以后，CDR和恢复和信号直流漂移问题解决，下面这张图我们再来看，所谓的“constant average value”已经趋于水平而不会上下摇摆。 ( g/ n0 [0 \+ x& ]$ {
0 }0 B! Q/ C$ f2 B9 c7 ~
我们继续阐述8b/10b在时域的作用，信号经过了ac coupling电容之后，相当于经过了一个高通的滤波器，会产生的问题如下，高频跳变的能量可以顺利通过， 而低频的长0和长1则不能通过， 低频信号发生了畸变，而经过了8b/10b后，信号的低频部分被消除，也不会有畸变的事情发生了。
. K1 a+ X$ F$ _
: N [: g( Q& |( @' l& F1 R1 k( X
那么是不是就说加了8b/10b后，使用ac coupling就什么问题都没有了呢？否，我们需要仔细考虑计算我们的ac coupling电容的大小。我们先来看看经过high pass后时域信号发生的变化： # P: F. G% ], }' G D8 x
6 b5 A; V; P- S1 q( `" z9 l
我们看到仍然有部分低频部分被去除，这可能是由于电容选择不合理，我们先来看看电容取值如果太小会怎么样？ $ |" g# B6 M" U" r5 r
7 d& a) a3 X' P; A) _; b; Y
电容如果取值太小，高速信号在充放电的时候，很显然容易饱和，我们知道电容一旦饱和，阻抗就会变得很大，抵抗外面的高速信号的变化，为什么小电容容易饱和呢？ 我们想象一下，电容的正负极板其实是随着信号跳变也在不停地做充放电，这样极板两边的极性才会随着信号的高低而变化，如果是小电容再加上长0长1的低频部分到来，一下就充满了。一旦充满，最终导致信号的有效低频部分被去除，如下如所示，连续三个1就会导致电容饱和，我们仔细看一下变化的步骤： ( S' P* a% k0 R. j( f; @
1) 开关打到1； 2) 电容阻抗无穷小，电阻分压最大； 3) 随着电容充电，电容的阻抗在变大，如果饱和了，阻抗就变得无穷大，阻碍外部的交流变化，而且电阻上的分压变得很小，导致直流漂移； 4) 开关打到2； 5) 电容开始放电，如此周而复始。 ; @- s0 @7 Y9 N @" q
我们可以看到直流电平缓慢下降的直流漂移会带来什么，会带来抖动，这种特殊的抖动叫PDJ。
8 a1 \5 c$ j( _5 Y! [* I
2 u0 W4 Z+ S1 N! V- h. `/ P/ g
我们看到当出现1110的数据时，就会在1到0转变的边沿偏离，产生抖动，产生的原因很简单，就是因为直流电平的起点低了，导致下降沿比正常的周期跳变信号提前了， 这种抖动是我们不喜欢的，一方面信号变形，另外一方面CDR需要跟踪并且修复这种抖动， 是的眼图质量裂化，误码率升高。
1 G! H/ x! S& @' a
那么电容选太大会怎么样？ 当然很容易想明白，不能选太大的电容，因为大电容含有ESL/ESR，也会对信号有衰减。 ; o+ i9 m$ m1 A) Y
所以从时域和频域的两个角度，我们知道高速信号的ac coupling的电容选择需要仔细计算和考量，不能随意。 . F: g' J8 F$ V! I
注：本文为EDA365电子论坛原创文章，未经允许，不得转载。
. l) g! V; N: [' f* r | 
/1 
发表于 2018-12-20 17:06
收藏
淘帖
支持！
反对！