（为降低电源平面的阻抗，尽量将PCB的主电源平面与其对应的地平面相邻排布，并且尽量靠近，利用两者的耦合电容，降低电源平面的阻抗。）以下是对这段话的理解，有点混乱，请亲们指教。: w% c- s2 T/ x {- Z8 V
0 o1 H) B) {7 a
Xc=1/2派fc, 从这个公式中可以得出，阻抗与电容容值成反比。容值越小，阻抗越大。问题来了，电源平面和地平面靠近，耦合加强了，容值变小了，那不是阻抗也就变大了，那又是如何降低电源平面的阻抗呢？所以说我的脑子有点乱，不知道如何去理解上面那段话。
/1 
发表于 2012-6-4 14:41
收藏
淘帖
支持！
反对！
楼主