差分线P与N的等长走线方式比对分析

jomvee · 发表于 2011-12-15 10:13

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

空闲之余做了个仿真对比，抛砖引玉，大家来讨论。
当差分线P与N端线长出现差异时，进行以下两种长度匹配的绕线方式的对比仿真，
A方式：在每个segment有差异的地方绕小型蛇线，尽量让每个segment等长
B方式：在前端或后端绕线作差分等长
根据仿真结果判断：A方式优于B方式，理论上分析原因是，A方式虽然绕线致使差分阻抗发生变化，但变化小且电长度不大因此带来的影响不明显。B方式差模传输性较差，出现较多共模信噪，尤其是频率越高时影响越明显。
如图

lining0223 · 发表于 2012-6-13 09:49

楼上的比喻非常恰当, Intel的Design Guide要求动态补偿, 如下图所示:

forevercgh · 发表于 2012-1-12 13:19

速率越高，B方式越差的主要原因应该是：
速率越高，更多的能量已经不是束缚在trace内传输了，尤其在蛇形线部分，主要能量bypss蛇形线，直线耦合过去（和蛇形线的幅度等绕线形式关系比较大），这样原本期望用于skew调整的蛇形绕线作用几乎失效。
加时域源，看能量传输的图形应该比较清楚。

期待LZ测试验证结果

wave654321 · 发表于 2014-1-14 00:13

楼主这个有问题吧。
应该再加一个C方式，在相位失调处快速的使用蛇形线补齐相位差是最好的方式了。
A方式下，由于多处失耦合，导致在高频下相位失调的很严重。
楼主可以用ADS仿真试试。

shark4685 · 发表于 2011-12-15 10:30

本帖最后由 shark4685 于 2011-12-15 10:31 编辑

支持基础性研究，如果再附上场的效果就更好了！

beyondoptic · 发表于 2011-12-15 11:07

本帖最后由 beyondoptic 于 2011-12-14 15:07 编辑

如果在做相位研究就更好了

WZS_PCB · 发表于 2011-12-15 15:52

学习了~~~

jomvee · 发表于 2011-12-15 16:31

本帖最后由 jomvee 于 2011-12-15 16:39 编辑

beyondoptic 发表于 2011-12-15 11:07
/ m5 g) V% G' w6 Y如果在做相位研究就更好了

这个主要也是相位偏移的原因。要通过软件图形化解释两者相位或者电磁场的区别好像挺难的,可以试试。用理论数字来解释，如果前端绕线80mil,后面差分信号便出现80mil(约12-15ps)的相移，针对高速信号，容易产生部分共模传输。共模差模同时并存，引起时域反射，对外界辐射也增强，在一个UI=100ps以下时影响更是明显。

qiangqssong · 发表于 2011-12-15 17:01

学习下！！！

eggapple · 发表于 2011-12-24 22:06

要求上实测的结果：）

jiangchun9981 · 发表于 2011-12-25 10:33

我看ML605（本论坛有下载），XILINX公司的原装开发板，也用的是楼主说的效果较差的B方式啊！

jomvee · 发表于 2011-12-26 09:04

eggapple 发表于 2011-12-24 22:06
+ E( q- n) U% B/ P要求上实测的结果：）

测试板正设计当中，实测结果过些天上图

jomvee · 发表于 2011-12-26 09:08

jiangchun9981 发表于 2011-12-25 10:33 7 Y5 r! K0 |/ B- Z/ h5 c4 b, i
我看ML605（本论坛有下载），XILINX公司的原装开发板，也用的是楼主说的效果较差的B方式啊！

本次只针对高速5G以上信号，从仿真结果看在6G时二者也没有大的差别。

qiangqssong · 发表于 2011-12-26 14:30

这个问题前面曾和同事争论过：我是坚持A方式走线的效果好于B方式，看来楼主的实验验证了我的坚持。
顶一个！！

gavinhuang · 发表于 2011-12-26 18:17

学习学习，谢谢楼主。

pjh02032121 · 发表于 2011-12-27 23:16

速度高的时候，就不要再相信你那仿真软件了，弄块板子测测最实在。

jiache · 发表于 2012-1-12 11:51

非常好，学习了。

帐号		自动登录	找回密码
密码			注册

[仿真讨论] 差分线P与N的等长走线方式比对分析

EDA365欢迎您登录！

评分

浏览过的版块

推荐内容 /1