|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
电子工程专辑网站论坛以其专业性及严谨性吸引了大批具有多年设计经验的工程师参与。在此，我们挑选出一些来自论坛的精彩问答，以使更多的工程师受惠。更多精彩内容，请见forum.eetchina.com。
; r' c5 C# Q% y1 x' y) H: |( R" o6 N, I# C
关于混合电路PCB材质选择及布线注意事项& d" L% h O$ q( P! k1 z Q! G
* T/ v& X, j' t# G4 z
0 P" L# C# `$ n4 {3 ]2 [
问：在当今无线通信设备中，射频部分往往采用小型化的室外单元结构，而室外单元的射频部分、中频部分，以及对室外单元进行监控的低频电路部分往往部署在同一PCB上。请问，对这样的PCB布线在材质上有何要求？如何防止射频、中频以及低频电路互相之间的干扰？& m# u" l8 v9 @; l G, g9 e
7 n" C6 H, E e! h
, N5 C$ O; f' o8 Y' Z. d1 g7 R
答：混合电路设计是一个很大的问题，很难有一个完美的解决方案。一般射频电路在系统中都作为一个独立的单板进行布局布线，甚至会有专门的屏蔽腔体。而且射频电路一般为单面或双面板，电路较为简单，所有这些都是为了减少对射频电路分布参数的影响，提高射频系统的一致性。相对于一般的FR4材质，射频电路板倾向与采用高Q值的基材，这种材料的介电常数比较小，传输线分布电容较小，阻抗高，信号传输时延小。
' Q z8 R6 s. d' `% x# c/ m6 u* p3 }! X! g9 T
" N5 C' ~) X/ s* v, E
在混合电路设计中，虽然射频，数字电路做在同一块PCB上，但一般都分成射频电路区和数字电路区，分别布局布线。之间用接地过孔带和屏蔽盒屏蔽。
. j! b9 o/ c/ H* @1 o, P9 {9 K
$ |1 s) D$ q( E% W( s* W9 z) S, P! A" s W- x9 b
关于输入、输出端接的方式与规则
5 g% F3 n- y% G4 O+ L* M: m6 S; L6 S
F) k7 x# [6 r' Q, v0 N& C问：现代高速PCB设计中，为了保证信号的完整性，常常需要对器件的输入或输出端进行端接。请问端接的方式有哪些？采用端接的方式是由什么因素决定的？有什么规则？3 k/ G6 j0 y5 [. r- c, k4 u
* Z) `4 T- ~* v$ e& p& I4 J$ b7 q8 K
答：端接（terminal),也称匹配。一般按照匹配位置分有源端匹配和终端匹配。其中源端匹配一般为电阻串联匹配，终端匹配一般为并联匹配，方式比较多，有电阻上拉，电阻下拉，戴维南匹配，AC匹配，肖特基二极管匹配。匹配采用方式一般由BUFFER特性，拓普情况，电平种类和判决方式来决定，也要考虑信号占空比，系统功耗等。数字电路最关键的是时序问题，加匹配的目的是改善信号质量，在判决时刻得到可以确定的信号。对于电平有效信号，在保证建立、保持时间的前提下，信号质量稳定；对延有效信号，在保证信号延单调性前提下，信号变化延速度满足要求。9 s# E* x8 l5 D2 J& S1 ]1 l* k
( o* q3 j) Q2 E# J j" h
, e+ t s' n( E* K在处理布线密度时应注意哪些问题？2 N( z1 U6 S2 s" h4 j `, m2 Q% f+ Q
/ s0 m/ T, T+ w3 U; U% i u0 w9 Z+ L2 W! R3 m3 P2 y* m
问：在电路板尺寸固定的情况下，如果设计中需要容纳更多的功能，就往往需要提高PCB的走线密度，但是这样有可能导致走线的相互干扰增强，同时走线过细也使阻抗无法降低，请问在高速（>100MHz)高密度PCB设计中有哪些技巧?2 [- Q) n4 k% C' f4 x7 p
) V$ V8 F5 N( m! Q# I3 [6 ~; x5 f/ |7 p2 f: U' R6 i
答：在设计高速高密度PCB时，串扰(crosstalk inteRFerence)确实是要特别注意的，因为它对时序(timing)与信号完整性(signal integrity)有很大的影响。以下提供几个注意的地方： 1.控制走线特性阻抗的连续与匹配。 2.走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响，找出可容忍的最小间距。不同芯片信号的结果可能不同。 3.选择适当的端接方式。 4.避免上下相邻两层的走线方向相同，甚至有走线正好上下重迭在一起，因为这种串扰比同层相邻走线的情形还大。 5.利用盲埋孔(blind/buried via)来增加走线面积。但是PCB板的制作成本会增加。在实际执行时确实很难达到完全平行与等长，不过还是要尽量做到。除此以外，可以预留差分端接和共模端接，以缓和对时序与信号完整性的影响。# w# m6 G t4 Q! [3 L- y3 ~2 d$ p
2 Q" o% _0 z0 F- G z1 P7 v F6 P8 w* J) p! _. ?* ?+ O8 a
关于PCB设计中的阻抗匹配问题* C# J" i- W3 x4 d8 c
# N) A: c6 Q7 u1 N
' v z: K8 J! C1 u( S# N9 k) s1 I0 l
问：在高速PCB设计时为了防止反射就要考虑阻抗匹配，但由于PCB的加工工艺限制了阻抗的连续性而仿真又仿不到，在原理图的设计时怎样来考虑这个问题？另外关于IBIS模型，不知在那里能提供比较准确的IBIS模型库。我们从网上下载的库大多数都不太准确，很影响仿真的参考性。/ J1 n/ {5 g% e- q: }* k4 R
! H. v- o5 @! c/ C; S1 c' G
3 F4 l/ D6 i, c, M; s
答：在设计高速PCB电路时，阻抗匹配是设计的要素之一。而阻抗值跟走线方式有绝对的关系， 例如是走在表面层(microstrip)或内层(stripline/double stripline)，与参考层(电源层或地层)的距离，走线宽度，PCB材质等均会影响走线的特性阻抗值。也就是说要在布线后才能确定阻抗值。一般仿真软件会因线路模型或所使用的数学算法的限制而无法考虑到一些阻抗不连续的布线情况，这时候在原理图上只能预留一些terminators(端接)，如串联电阻等，来缓和走线阻抗不连续的效应。真正根本解决问题的方法还是布线时尽量注意避免阻抗不连续的发生。 IBIS模型的准确性直接影响到仿真的结果。基本上IBIS可看成是实际芯片I/O buffer等效电路的电气特性资料，一般可由SPICE模型转换而得 (亦可采用测量， 但限制较多)，而SPICE的资料与芯片制造有绝对的关系，所以同样一个器件不同芯片厂商提供，其SPICE的资料是不同的，进而转换后的IBIS模型内之资料也会随之而异。也就是说，如果用了A厂商的器件，只有他们有能力提供他们器件准确模型资料，因为没有其它人会比他们更清楚他们的器件是由何种工艺做出来的。如果厂商所提供的IBIS不准确， 只能不断要求该厂商改进才是根本解决之道% Y: p+ u1 q. V4 @; \% e% r
关于高速PCB设计中的EMC、EMI问题
* W6 U* V" [' [- }* f1 M
8 v6 t. V) J/ m2 V. ]7 p' p' i9 c1 j* I' F
问：在高速PCB设计时我们使用的软件都只不过是对设置好的EMC、EMI规则进行检查，而设计者应该从那些方面去考虑EMC、EMI的规则？怎样设置规则？5 b9 z3 ]2 {5 T2 |& M8 X7 w
0 e# F, g6 E; [# X: R
3 X; k/ x+ l; u, b; L
答：一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面. 前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz). 所以不能只注意高频而忽略低频的部分. 一个好的EMI/EMC设计必须一开始布局时就要考虑到器件的位置, PCB迭层的安排, 重要联机的走法, 器件的选择等, 如果这些没有事前有较佳的安排, 事后解决则会事倍功半, 增加成本. 例如时钟产生器的位置尽量不要靠近对外的连接器, 高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射, 器件所推的信号之斜率(slew rate)尽量小以减低高频成分, 选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声. 另外, 注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loop impedance尽量小)以减少辐射. 还可以用分割地层的方式以控制高频噪声的范围. 最后, 适当的选择PCB与外壳的接地点(chassis ground)。; J: G% h8 u1 h/ G
9 w T: X; w- t+ C5 V# V7 m& F2 K& S8 m4 W6 j
关于高速差分信号的布线技巧& w3 j6 w- p+ i' e* M- Z) I7 q* ~
6 x! j0 C: g8 a) M7 F! U6 {- A* C7 I8 ^8 E9 m c
问：在pcb上靠近平行走高速差分信号线对的时候，在阻抗匹配的情况下，由于两线的相互耦合，会带来很多好处。但是有观点认为这样会增大信号的衰减，影响传输距离，为什么？我在一些大公司的评估板上看到高速布线有的尽量靠近且平行，而有的却有意的使两线距离忽远忽近，哪一种效果会更好？我的信号1GHz以上，阻抗为50欧姆。在用软件计算时，差分线对也是以50欧姆来计算吗？还是以100欧姆来算？接收端差分线对之间可否加一匹配电阻？2 ]1 Y! d5 h) g. J! z
$ a& f, f- u: h- I
* M, U" i3 @7 h, w. m1 P9 x答：会使高频信号能量衰减的原因一是导体本身的电阻特性(conductor loss), 包括集肤效应(skin effect), 另一是介电物质的dielectric loss。 这两种因子在电磁理论分析传输线效应(transmission line effect)时, 可看出他们对信号衰减的影响程度。 差分线的耦合是会影响各自的特性阻抗, 变的较小, 根据分压原理(voltage divider)这会使信号源送到线上的电压小一点。 至于, 因耦合而使信号衰减的理论分析我并没有看过, 所以我无法评论。 对差分对的布线方式应该要适当的靠近且平行。 所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数。 需要平行也是因为要保持差分阻抗的一致性。 若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。 差分阻抗的计算是 2(Z11 - Z12), 其中, Z11是走线本身的特性阻抗, Z12是两条差分线间因为耦合而产生的阻抗, 与线距有关。 所以, 要设计差分阻抗为100欧姆时, 走线本身的特性阻抗一定要稍大于50欧姆。 至于要大多少, 可用仿真软件算出来。 接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。 这样信号品质会好些。 " i" `# p7 R3 r, i
! H% R0 m; D0 f, Z& G
$ y" J0 O; M# O) e# `: E8 Z
整理：孔文 |
|
/1 
发表于 2008-12-22 09:28
收藏
淘帖
支持！
反对！