|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
物理层接口芯片CS8952布线准则
% @8 u& C/ b6 c5 W0 T6 C x CS8952使用CMOS技术。提供一个高性能的100Base-X/10Base-T物理层(PHY)线路接口。它使自适应均衡器达到最优化的抗扰性和抗近端串扰(NEXT)性。可将接收器的应用扩展至超过160米的电缆，它结合了一个标准介质无关端口(MII)，可简便地连接微处理器EP9315的介质访问控制器(MAC)。
5 S- _+ o5 A: y$ H" f) k 以下一些PCB布线规则，将使得CS8952工作更加稳定并得到良好的EMC性能：
, }4 \ u5 {7 f$ J6 z# f. F使用多层电路板，至少有一个电源层，一个地层，叠层设置为：top，gnd，VCC，bottom。使用底层pcb走信号线只作为第二选择。把所有的元件都放在顶层。然而，旁路电容优选越靠近芯片越好，最好放置在CS8952下方的底层pcb上。RJ45终端元件和光纤元件可以选择放在底层。 " y) g# I# K" Q. P4 W
4.99k的参考电阻应该越靠近RES管脚越好，把电阻另外一端使用一个过孔接到地平面。邻近的vss(85和87脚)接在电阻接地端，形成一个屏蔽。 ' z3 Z- ^6 i- g$ H6 H
对关键信号Tx+/-，RX+/-，RX_NRz+/-控制阻抗，作为微带传输线(差分对100欧，单线60欧)，MII信号作为68欧微带传输线。 7 e9 C$ y: S" Q- r6 U+ J8 r
差分传输线布线应靠近(线宽间距6-8mil)，与其他走线、元件保证2个线宽的距离。TX和RX差分对布线远离彼此。必要时使用pcb的相对面。 % w2 b( U2 ]$ @ p* _+ m
网络部分关键信号差分走线和阻抗控制的设置
; e: m1 }1 G* i3 ~2 F$ I 网络部分差分线及其阻抗控制以信号Tx+/-为例。步骤如下：5 ~# E4 L+ Q2 t! C
1.在allegro的assign diff pair菜单中选择建立差分对的信号Tx+/-，命名为TX_Pair。* k. L' ^) e/ Q" I3 |7 d3 Z2 [
2.按照对信号TX+/-阻抗控制要求计算差分对线宽、线距，如图4所示，选择走线层面top层，填入差分对阻抗100欧，单线阻抗60欧，得到线宽10.1mil，主要线间距8.1mil。* u. a. u) m# u* G' ^; G, v; X
3.定义差分对TX_PAIR电气约束条件：
9 Z- } {' |$ X# s, h. @. b* ? 主要线宽，线间距：10mil/8mil；
4 R/ X3 G( U7 [0 { 次要线宽/线间距：10mil/8mi；9 @: E. X; s+ P( z5 o, G$ e
线最小间距：6mil；
1 J5 R8 ]: R+ k) M. M 两条线无法走到一起时允许的线长：100mil；- f/ R. x# ^( i, S
两条线可允许的误差值：25mil。
" n5 Q. N- |0 e6 W+ X 4.分配差分对TX_PAIR到电气约束集，打开差分对DRC模式。 |
|
/1 
发表于 2009-7-17 01:47
收藏
淘帖
支持！
反对！