找回密码
 注册
关于网站域名变更的通知
查看: 6335|回复: 14
打印 上一主题 下一主题

关于DDR3布线等长的一个小问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-10-30 10:12 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
hello,早上好各位大师。小弟一早过来继续研究DDR3布线的问题的时候,在手册里面看到这样一张图,突然有点困惑,也大致能明白是什么意思,但是还是想请教一下各位大师的意见,看看小弟的理解是不是对的。0 c7 s* C, z+ v: j/ Y6 D
按照下面两幅图里面的表格,我简单的理解就是只要同分组的线等长即可,没必要一致要求所有分组的走线完全登场。那么问题又来啦,那么在多片DDR3的芯片上,是不是说不通芯片上的线也没有必要要求一致登场,只要CLK信号等长就可以了呢?我的意思也就是说,比如8个分组,byte0,byte1,byte2,byte3,byte4。。。。那么也就是说只要byte0里面的先等长,byte1里面的线等长就可以了,不需要考虑所有的byte都要等长。最终所有DDR3芯片的CLK信号等长,就可以了呢?; E* a; I/ z  T* C, y- V2 v* [  W5 ~

1.png (39.25 KB, 下载次数: 6)

1.png

2.png (77.86 KB, 下载次数: 2)

2.png

该用户从未签到

推荐
发表于 2015-10-30 10:30 | 只看该作者
我的理解是这样:DDR等长围绕DDR 的clk信号为基准线展开,假如,地址线与CLK偏差一个范围值:+-200mil;DQS与CLK 偏差+-500mil;然DM、D0~D7是以DQS为基准线偏差;所以只要满足偏差值要求就可以,偏差值大,则每个字节长度偏差也大,反之,偏差值小,则看起来每个字节长度就都差不多

点评

头像不错  发表于 2015-11-2 17:29
  • TA的每日心情
    开心
    2019-11-18 15:03
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2015-10-30 10:29 | 只看该作者
    是的,如图里一样,数据组里,11根一组,组内等长即可。

    该用户从未签到

    4#
    发表于 2015-10-30 10:43 | 只看该作者
    本帖最后由 阿斯兰 于 2015-10-30 10:44 编辑
    + K5 D. C+ s# j1 \  V- k, \4 J# q8 N: N& ^$ ^# p
    不同的芯片对于DDR的等长是不一样的,你可以找到对应手册的layout建议手册看一下. ^  k( \* q/ d/ j+ b
    曾经遇到一个海思的芯片,要求是不要做等长,按demo做,芯片内部已经做好了匹配
    # n/ o( j  t  u; F6 V4 i2 l& b3 b

    点评

    我下载的DDR手册都是引脚定义和时序,没有布局建议的啊  详情 回复 发表于 2015-11-19 00:14

    该用户从未签到

    5#
    发表于 2015-10-30 10:43 | 只看该作者
    各组还是要参考信号线的时钟信号线长度,基本要保持一致,最大不超过600mil,也就是说,实际上布线的时候各组还是要求等长的。一般手册上都有说明的。

    点评

    我基本也是这样认为的,数据线参考dqs等长,地址线参考CLK,dqs和CLK也是有长度要求,只是走线长度相差没那么严格  详情 回复 发表于 2015-10-30 10:59

    该用户从未签到

    6#
    发表于 2015-10-30 10:59 | 只看该作者
    12345liyunyun 发表于 2015-10-30 10:43
      D" f/ p- p) d4 ?8 V9 \各组还是要参考信号线的时钟信号线长度,基本要保持一致,最大不超过600mil,也就是说,实际上布线的时候各 ...
    " n* g- ]" H; R7 q. e( H/ c
    我基本也是这样认为的,数据线参考dqs等长,地址线参考CLK,dqs和CLK也是有长度要求,只是走线长度相差没那么严格
    8 a/ J2 \/ l: b" g# Y

    该用户从未签到

    7#
     楼主| 发表于 2015-10-30 11:25 | 只看该作者
    非常感谢大家的回复,我大致明白了,谢谢大家!

    该用户从未签到

    8#
    发表于 2015-11-19 00:14 | 只看该作者
    阿斯兰 发表于 2015-10-30 10:43
    ) ], H2 T0 ^$ Z/ k不同的芯片对于DDR的等长是不一样的,你可以找到对应手册的layout建议手册看一下
    ' D- ?) \, |6 @& V. K5 w7 Y曾经遇到一个海思的芯片 ...

    / G+ f4 q1 B  n$ v我下载的DDR手册都是引脚定义和时序,没有布局建议的啊+ P6 k9 s! t1 w+ Z- }* a

    点评

    那个是数据手册,原理图用的 有的公司还会提供一个layout的手册  详情 回复 发表于 2015-11-19 19:17

    该用户从未签到

    9#
    发表于 2015-11-19 19:17 | 只看该作者
    古未欲雪 发表于 2015-11-19 00:14
    & \" e0 r( {+ i. J. k- \- K, ?) {8 Q我下载的DDR手册都是引脚定义和时序,没有布局建议的啊
    ' i; `: i' l2 q) y2 S* S5 @' c+ K
    那个是数据手册,原理图用的
    ' {- [4 n/ S1 @% e' k+ ^有的公司还会提供一个layout的手册
    7 h. O. W7 A  Y2 ~5 u

    点评

    好的,我去找找,我都是镁光下载,找不到啊 +  详情 回复 发表于 2015-11-23 22:13

    该用户从未签到

    10#
    发表于 2015-11-23 22:13 | 只看该作者
    阿斯兰 发表于 2015-11-19 19:17
      i% x! N; h1 G6 h那个是数据手册,原理图用的5 l7 @, f4 r; n
    有的公司还会提供一个layout的手册
    + l1 I( e% P6 _9 B
    好的,我去找找,我都是镁光下载,找不到啊 +
    ; n. K% y, o% w% n3 ~; b1 s

    该用户从未签到

    11#
    发表于 2016-12-3 16:31 | 只看该作者
    楼主,可以把DDR3手册资料发来学习一下吗
    : t* B7 H/ m; M) F, |7 S

    该用户从未签到

    12#
    发表于 2016-12-5 17:16 | 只看该作者
    楼主,D1这组和D9这组长度为什么相差这么大呢

    点评

    不好意思,前一段时间在忙,就没上论坛,DDR3的资料大多都是在网上找的零零散散的东西。数据线差距很大,这个主要是应为他们在不同的组,只要保证每一组内等长就行了,不用保证每一组都等长。这个是DDR的特性,好像  详情 回复 发表于 2017-1-6 09:18

    该用户从未签到

    13#
     楼主| 发表于 2017-1-6 09:18 | 只看该作者
    gdli 发表于 2016-12-5 17:16
    . T+ z9 B8 r. r楼主,D1这组和D9这组长度为什么相差这么大呢
    + l( r, S; P; e/ ~6 A/ S
    不好意思,前一段时间在忙,就没上论坛,DDR3的资料大多都是在网上找的零零散散的东西。数据线差距很大,这个主要是应为他们在不同的组,只要保证每一组内等长就行了,不用保证每一组都等长。这个是DDR的特性,好像从DD2开始就支持这个了,你可以找找看。- P1 }! v5 w) v/ j/ D4 J
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-24 13:41 , Processed in 0.156250 second(s), 28 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表