TA的每日心情 | 开心
2019-11-15 15:23 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
下面两张图是从华为的一份“PCB的EMC设计指南”里面看到的。# Q }, j' A! q e! h
第一：下面两张图片红色框中显示的阻抗是怎么得到的？ s/ Z2 `2 O) |/ @+ A0 a& ~0 t
第二：第一张图的几个走线叠层阻抗都是50欧，是怎么得到的？通常情况下不都是定好板厚，然后设置好相关叠层厚度，然后再通过调整走线的线宽线距来调整阻抗吗？为什么第一张图是先定好叠层的阻抗是50欧，然后再去算线宽呢？这样的50欧线宽都到8mil了。就拿ddr走线来说一般都不会走8mil的线宽啊。0 Z8 {- j- k( M, t
7 o- s& v9 S7 v% k. o* ^7 u3 {
$ T% q* {1 M' Y" ]/ I) Q![]() ![]()
' Y6 F9 L" ~, b7 d X5 @/ ?# z, D5 c/ f! q& D8 ?8 `) _8 ~/ Y
能不能帮忙解答一下疑惑？
" ]0 H, ?+ t9 M! E3 W& _! `( X% I. \9 c
谢谢！3 u7 y8 {8 f1 I
|
|
/1 
发表于 2017-7-5 18:58
收藏
淘帖
支持！
反对！
发表于 2017-9-6 14:01
楼主