TA的每日心情 | 开心
2019-11-15 15:23 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
下面两张图是从华为的一份“PCB的EMC设计指南”里面看到的。9 J/ @ O4 E! l+ c% D7 e. @! v0 x( I
第一：下面两张图片红色框中显示的阻抗是怎么得到的？
6 x, a' b$ u; G, j第二：第一张图的几个走线叠层阻抗都是50欧，是怎么得到的？通常情况下不都是定好板厚，然后设置好相关叠层厚度，然后再通过调整走线的线宽线距来调整阻抗吗？为什么第一张图是先定好叠层的阻抗是50欧，然后再去算线宽呢？这样的50欧线宽都到8mil了。就拿ddr走线来说一般都不会走8mil的线宽啊。4 e$ n/ r& a( ?4 d) H* ^9 v
4 I4 l/ z) Z4 X1 a7 C" j, _7 D2 m* ?! w$ _/ }
![]() ![]() & F1 U) p1 o9 |2 g+ `- v
9 ?, ]' o" `- r' C& n M
能不能帮忙解答一下疑惑？
4 e9 n1 }- u" G; a( A/ U5 k
( _' X% ?* _, U P谢谢！
5 b3 r0 J8 m8 ] |
|
/1 
发表于 2017-7-5 18:58
收藏
淘帖
支持！
反对！
发表于 2017-9-6 14:01
楼主